


电源网络的电压下降和电迁移效应分析

集成电路电源分配系统的用途是提供晶体管执行芯片逻辑功能所需的电压与电流。在 0.13 微米以下制程技术时，IC 设计师不能再想当然地认为 VDD 和 VSS 网络设计是正确的，必须进行详尽的分析才能确认他们的电源分配方法是否真的具有强韧性。VDD 网络上的电压下降(IR)和 VSS 网络上的地线反弹会影响设计整个时序和功能，如果忽视它们的存在，很可能导致芯片设计失败。电源网络中的大电流也会引起电迁移(EMI)效应，在芯片的正常寿命时间内会引起电源网络的金属线性能劣化。这些不良效应最终将造成代价不菲的现场故障和严重的产品可靠性问题。



电源网络的 IR 压降和地线反弹

引起 VDD 网络上 IR 压降的原因是，晶体管或门的工作电流从 VDD I/O 接脚流出后要经过电源网络的 RC 网络，因而使到达组件的 VDD 电压有所下降。地线反弹现象与此类似，电流流回 VSS 接脚时也要经过 RC 网络，因而导致到达组件的 VSS 电压有所上升。更加精细的设计制程和下一代设计技术使新的设计在 IR 压降或地线反弹方面要承受更大的风险。电源网络上的 IR 压降主要影响时序，它会降低门的驱动能力，增加整个路径的时延。一般情况下，供电电压下降 5% 会使时延增加 15% 以上。时脉缓冲器的时延会由于 IR 压降增加 1 倍以上。当时脉偏移范围在 100ps 内时，这样的时延增幅将是非常危险的。可以想象一下集中配置的关键路径上产生这种末期而至的延迟会出现什么样的情景，显然，设计性能或功能将变得不可预测。理想情况下，要想提高设计精密度，其时序运算必须考虑最坏情况下的 IR 压降。

电源网络分析方法主要有静态和动态两种方法。

静态电源网络分析

静态电源网络分析法无需额外的电路仿真即能提供全面的覆盖。大多数静态分析法都基于以下一些基本概念：

1. 撷取电源网络的寄生电阻；
2. 设立电源网络的电阻矩阵；
3. 运算与电源网络相连的每个电阻或门的平均电流；
4. 根据晶体管或门的实体位置，将平均电流分配到电阻矩阵中；
5. 在每个 VDD I/O 接脚上将 VDD 源应用到矩阵；
6. 利用静态矩阵解决方案运算流经电阻矩阵的电流和 IR 压降；

由于静态分析法假设 VDD 和 VSS 之间的去耦电容器足够滤除 IR 压降或地线反弹的动态峰值，因此其结果非常接近电源网络上动态转换的效果。


静态分析法的主要价值体现在简单和全面覆盖。由于只需要电源网络的寄生电阻，因此撷取的工作量非常小。而且每个晶体管或门都提供对电源网络的平均负载，因此该方法能够全面覆盖电源网络，但它的主要挑战在于精密度。静态分析法没有考虑本地动态效应和封装传导效应(Ldi/dt)，如果电源网络上没有足够的去耦电容器，那么这二者都会导致进一步的 IR 压降和地线反弹。

动态电源网络分析

动态电源网络分析法不仅要求撷取电源网络的寄生电阻，还要求撷取寄生电容器，并要完成电阻 RC 矩阵的动态电路仿真。动态电源网络分析法的典型步骤是：

1. 撷取电源网络的寄生电阻和电容器；
2. 撷取讯号网络的寄生电阻和电容器；
3. 撷取设计网表；
4. 根据撷取的寄生电阻、电容器值和网表产生电路网表；
5. 依据仿真向量集执行电路仿真，主要仿真晶体管或门的动态转换以及该转换对电源网络的影响。

动态分析法的主要价值体现在它的精密度。由于分析的依据是电路仿真，IR 压降和地线反弹结果将是非常精确的，并考虑了本地动态效应和封装传导效应。



但动态分析法面临的挑战也是十分艰巨的，原因在于：

1. 寄生提取要求非常高，因为需要提取电源网络的电阻和电容器以及(至少)讯号网络的电容器。
2. 电路仿真的对象非常多，会使电路仿真引擎满负载工作。
3. 作为激励讯号的向量集在决定输出品质时起着重要的作用。如果没有采用完整的测试向量集，那么结果将是令人怀疑的，因为电源网络的某些部份可能没有被仿真到。
4. 最后，由于单个电源网络就有如此多的考虑因素，基于全面动态仿真的电源网络分析法将难以适应设计规模的进一步增加。

许多追求动态效应的电源网络分析法必须求助于 RC 压缩技术才能管理大量的仿真数据，然而这样做与动态分析法的主要价值—高精密度是互相矛盾的。电源网络的 RC 压缩化会导致分析结果的精密度下降，甚至会掩盖真正的 EMI 问题。

电迁移和全芯片 EMI 分析

电源网络的电迁移是由流经金属线与穿孔的平均电流引起的一种直流现象。这是深次微米电源网络设计中出现的另外一种重要问题。大电流密度与窄线宽会引起 EMI，而由 EMI 造成的故障可能是灾难性的。这些故障一般都产生在用户那儿，此时芯片早已安装在系统中的基板上了，如果真的出问题，就可能会导致设计被召回。

虽然 EMI 可能会造成电源网络中的电路开路或短路，但最常见的影响还是电源网络路径中电阻值的增加，由此引起 IR 压降或地线反弹，因而影响到芯片的时序。这也是一个设计为什么最初工作正常且符合规格，但后来产生故障的原因所在。EMI 设计指导性依据是平均电流水准，其实最终还是取决于讯号线电容器。

因此精确的 EMI 预测需要正确的电容器信息。此外，由于设计中的金属线会有高度变化，金属有不同等级的材料属性，因此每个金属层都会有不同的故障标准，所以确定整个芯片上有潜在 EMI 问题的所有区域的唯一方法是进行全芯片分析。

业界常用 Black 定律预测金属线的平均无故障时间，主要参数是金属线旁边所示的平均电流密度 J 。平均数据越精确，MTTF 的估测效果就越好。为了得到最精确的数据信息，往往需要在设计中使用大量的向量。同时必须测得每根金属线的平均电流，然后除以线的宽度和厚度。这对构造芯片来说显然是不可能做到的，也无法用电路仿真实现。

替代昂贵的晶体管级仿真的另外一种方法是利用闸级或更高层工具从活动信息中获取以触发数据形式出现的平均电流。触发数据其实只是一个闸在上千个时脉的仿真周期内完成高低电平切换的次数。将这些触发数据除以时脉周期数就可以得到活动信息。例如，一个内存电路的核心活动性可能是 0.02%，而一个数据路径可能接近 5%。对与电源网络相连的晶体管来说，这些因子可以转换成平均电流信息。

当然，设计师必须判断整个电源网络上流动的平均电流，以便评估特定设计可靠性风险。只是判断被隔离了的模块平均行为是不够的，因为模块在全芯片流程中可能只是周期性的工作。此外，即使对电源网络中的一部份作改动也会对全局有影响。数据压缩也是不能使用的，因为数据压缩本身可能会掩盖某些真正的 EMI 问题。因此除非整个芯片作为一个实体得到了全面的验证，否则仍然存在 EMI 预测精密度不足的风险。任何作为该用途的工具必须具备分析百万个电阻网络的能力。

本文小结

电源网络分析现已成为出带之前一个关键的设计验证部份。由于 IR 压降、地线反弹和 EMI 的存在，IC 电源分配系统的设计变得异常复杂。在较早以前，对电源网络进行 DRC、LVS 和手工运算即可确保得到一个完美的电源网络设计，花较多的精力设计电源网络在当时被认为是一种可以接受的解决方案。而在目前激烈竞争的市场上，过多地考虑电源网络会导致良品率下降，设计缺乏竞争性，而考虑欠妥也会导致出带失败、投片反复和代价高昂的现场故障—终究无法两全其美。

作者: Daniel Siu
ICD 亚太业务区技术行销经理
Cadence Design Systems 公司

用于可携音响设备的自适应 Q 电流控制 AB 类功率放大器

现今的移动电话、PDA、MP3 播放器等可携式设备都需要配备功率放大器来驱动微型扬声器，且要求功率放大器待机功耗低、效率高、失真小，这些放大器可利用传统的线性和开关技术来实现。开关放大器即所谓的 D 类放大器，能同时满足低功耗(高

效率)和高音质的要求,但却需要对输出进行滤波处理,因而增加了执行成本。本文介绍自适应 Q 电流控制 AB 类功率放大器,可同时满足对谐波失真、功耗以及成本的要求。

为了将大型输出组件硬开关所产生不必要的能量辐射降至最低,设计者必须对 PCB 布局结构和噪音滤波器的设计做出额外考虑,这些因素使得设计人员倾向采用线性放大器而非 D 类放大器。在多种模拟放大器中,AB 类能满足一定的总谐波失真(THD)和低功耗要求,一般来说,失真减少与输出 Q 电流(IQ)成正比,但功率效率却与其成反比。为了满足这两方面的要求,自适应 Q 电流控制(AQC)技术便应运而生。

AQC 电路能按照输出失真的程度来提高 IQ,当没有讯号输入或感应不到输出失真时,它不会激活。采用 AQC 电路设计功放放在以 1W 功率驱动 8Ω 负载时,整个音讯频宽的 THD 低于 0.3%,且静态下仅消耗 2.6mA 电流。

在 5V 电压下向 8Ω 负载输出 1W 功率时,需要采用如图 1 所示的桥接负载结构(BTL)。AMP1 输出显示了由于输出阶段所产生的失真,这种失真会被 AMP2 放大,而 AMP2 的输出则会受到失真和其自身产生的失真所影响,将使 THD 性能降低 6dB。不过有一个非常简单的方法,即引进 BTL 驱动电路并改动很少组件就可改变放大器的整体增益。





图 1 所示的 AQC 单元由以下几部份组成:微分放大器、整流器、增益级(AQ)和跨导(GMQ)。其中,失真值可透过比较两个放大器的输入而获得。通常 +/- 输入利用负反馈和高回路增益进行虚拟短接,然而随着输出失真增加,输入会渐渐偏离虚拟接地点,这样失真就会在输入端出现。为了产生 IQ 控制讯号(IAQC),无论所检测的失真极性为何,都要使用整流器。经整流的讯号将透过 AQ 放大,最后由 GMQ 产生 IAQC,并流入 AB 类放大器的 Q 偏置电路。

图 2 是一个 AQC AB 类放大器,失真电压被转换为源自 MD1 和 MD2 的电流 ID1 和 ID2。如果 ID1>ID2,MD17-18 将被激活;反之,MD15-16 则被激活。因此 IAQC 讯号与所检测到的失真绝对值成正比,AQ 增益由 MD16 和 MD15(MD18 和 MD17)的比值决定。最后,IAQC 讯号被传输到 MB2 和 MB5,这样输出失真就可自适应地控制通过 MPO 和 MNO 的 IQ 电流。

在 MPO 和 MNO 之前插入的两个缓冲器也可提升 THD 性能,这是由于缓冲器不但能增加放大器频宽,还可提高闸驱动能力。图 3 显示了在温度 Tj=120°C、8Ω 负载、4Vpp 20kHz 讯号和 5V 电源情况下,使用 BSIM3V3 模型得出的瞬变模拟结果。如不采用 AQC,PGATE 和 NGATE 讯号分别在 MPO 与 MNO 截止态保持恒压;反之如应用 AQC,每个讯号都会由失真量控制。

当 AQC 被激活时,将严重影响放大器的稳定性,特别是在两个输出晶体管中只有一个被激活的情况下,更容易引发稳定性问题。图 4 所示为高输出电压时的等效电路。AQC 模拟为一个单极点系统,在 P 点有一个极点。由于采用了 AQC,整个传递函数具有额外两个极点和两个零点,包括一个次要极点(P2)。两个极点分别被置于 P 点和 $g_{mB3}/CM2(P3)$ 点,其中 g_{mB3} 为 MB3 的跨导。就零点来说,两个零点分别被置于 P 点下方和 P3 点上方。如果 AQC 能达到以下两个条件,两个零点即会成为 RHP 零点,严重影响稳定性。这两个条件是:AQC 具有负增益(MD15-16 接通);AQC 的整体增益频率 f_{AQC} 高于主放大器的增益频率。在本设计中,利用 Cc1 和 Cc2 使 AQC 的频宽小于放大器的频宽,因而保证了稳定性。

在功率应用中,由于 DMOS 技术采用垂直组件结构(如垂直 NPN 双载子晶体管),因此具有很多优点,包括高电流驱动能力、低 Rds 导通电阻和高击穿电压。然而,DMOS 技术需要额外的加工制程和更高制造成本,故推荐使用传统 0.8 微米 10V BiCMOS 制程经济制造的方案。为了增加输出动态范围,传输高电流的金属线设计得越大越好。此外在 VDD、接地端和输出接脚处均采用双焊接线。一般



当所设计的电路对分路电源有以下要求：

1. 高的噪音和纹波抑制；
2. 占用 PCB 板面积小，如手机等手持电子产品；
3. 电路电源不允许使用电感器，如手机；
4. 电源需要具有瞬时校准和输出状态自检功能；
5. 要求稳压器低压降，自身功耗低；
6. 要求线路成本低和方案简单；

此时，选用 LDO 是最恰当的选择，同时满足产品设计的各种要求。

应用指南

LDO 的应用电路十分简单方便，它工作时仅需要二个作输入、输出电压退耦降噪的陶瓷电容器，参见图 3。

V_{in} 和 V_{out} 的输入和输出滤波电容器应当选用宽范围、低等效串联电阻(ESR)、低价陶瓷电容器，使 LDO 在零到满负荷的全部量程范围内具有良好的稳压效果。一些 LDO 有一个 ‘Bypass’ 管脚，由它连接一个小的电容器，可以进一步降低噪音。

电容器的选择关系到设计产品的品质和成本，电容器的电容值、电介质材料类型、物理尺寸和等效串联电阻等这些重要参数都是设计工程师所要考虑的，在 LOD 应用电路的设计中，陶瓷电容器是最好的选择，因为陶瓷电容器无极性和具有低的 ESR，典型值 $<100m\Omega$ 。电容器的 ESR 对输出纹波有重大影响，而 ESR 受电容器的类型、容量、电介质材料和外壳尺寸影响，如常用的贴片电容器 X7R 电介质是最好的，使用成本略高，X5R 电介质较好，性能 / 格比适宜，Y5V 电介质较差成本较低。

LDO 在 PCB 板上的制程走线十分重要，当制程走线不良和靠近 RF 线时降噪性能会受影响。此外，滤波电容器汇入地节点选择不良时，由负载返回地的电流中，噪音和纹波都会增加，在通常的布线设计中常常遇到此类情况，参见图 4。如将此布线线路最佳化，则可在由负载返回地的电流中，噪音和纹波都降至最小，见图 5。理想的 PCB 板布线设计是接地点尽可能的粗短和走快捷方式，走线一定要考虑各个组件间的干扰和辐射，组件的合理排列有利于有效地减少各个组件间的相互干扰和辐射，如图 6 所示。

新一代的 LDO 都是用 CMOS 制程生产的，它和使用 Bipolar 制程生产的 LDO 功能上没有多大的区别，而静态电流、压降、噪音等内在性能有很大的提高，成本更低。

作者：颜重光

中国大陆区 FAE 经理

美国研诺逻辑科技有限公司

WEB: www.analogictech.com

Email: alecyan@analogictech.com

利用电池均衡技术提高锂离子电池组的容量(上)

为了给设备提供足够的电压，锂离子电池组通常由多个电池串联而成，但是如果电池之间的容量失配便会影响整个电池组的容量。为此，我们需要对失配的电池进行均衡。本文讨论了电池均衡的概念和一些注意事项，在下期的文章中将深入讨论均衡电路的设计和一次性 SOC 调整方法。

锂离子电池组通常由一个或几个电池组并联，每个电池组由 3 到 4 个电池串联构成。这种组合方式能同时满足笔记型计算机、医疗设备、测试仪器及产业应用所需的电压和功率要求。然而，这种应用普遍的配置通常并不能发挥其最大功效，因为如果某个串联电池的容量与其它电池不匹配将会降低整个电池组的容量。


电池容量的不匹配包括充电状态(SOC)失配和容量/能量(C/E)失配。在两种情况下，电池组的总容量都只能达到最弱电池的容量。在大多数情况下，引起电池失配的原因是制程控制和检测方法的不完善，而不是锂离子本身的化学属性变化。棱柱形锂电池(LiIon prismatic cell)在生产时需要更强的机械压力，电池之间更容易产生差异。此外，锂离子聚合物电池也会因为采用新的制程而出现电池之间的差异。

采用电池均衡处理技术可解决 SOC 和 C/E 失配问题，因而改进串联锂电池组的性能。透过在初始调节过程中对电池进行均衡处理可以矫正电池失配问题，此后只需在充电过程中进行均衡即可，而 C/E 失配则必须在充、放电过程都进行均衡。尽管对于某个电池厂商而言其产品缺陷率可能很低，但为了避免出现电池使用寿命过短的问题，我们仍然有必要提供进一步的质量保证。

电池均衡的定义

工作电压为 6V 或以上的可携式设备采用串联电池组供电，这种情况下电池组的总电压为各串联电池电压之和。可携式计算机的电池组通常由三、四个电池串联而成，标称电压为 10.8V 或 14.4V。在大多数此类应用中，单个串联电池组无法提供设备所需能量。目前最大的电池(如 18650)可提供 2,000mAh(毫安·小时)能量，而计算机需要 50-60Whr(5,000-6,000mAh)的能量，因此必须为串联的每个电池并联三个电池。

电池均衡是指对串联电池组中不同的电池(或电池组)采用差分电流。串联电池组中每个电池的电流通常是一样的，因此必须为电池组增加额外的组件和电路来实现电池均衡。只有当电池组中的电池是串联的，同时串联电池等于或大于三级时才会考虑电池均衡问题。当电池组中所有电池都满足下面两个条件时，便实现了电池均衡：



1. 如果所有电池的容量相同，那么当它们的相对充电状态一样时便实现了电池均衡。SOC 通常以目前容量与额定容量的百分比来表示，因此，开路电压(OCV)可作为 SOC 的一个衡量标准。如果一个不均衡电池组中的所有电池可以透过差分充电达到满容量(均衡点)，它们便可以进行正常的充放电而无需任何额外的调整，通常这种调整是一次性的。用户在使用新电池时，通常要求对电池进行长时间充电，这个过程实际上包括一次完整的放一充电。该过程使负载最小化，并使电池充电时间达到最长，降低对电池均衡电路的要求。

2. 如果电池的容量不同，当 SOC 相同时也认为它们是均衡的。但 SOC 只是一个相对值，每个电池容量的绝对值是不同的。为了使容量不同的电池的 SOC 相同，每次对串联电池进行充放电时都必须使用差分电流。正常充放电的时间比初次充放电更短，并需要更大的电流。

当电池组中的电池不均衡时，它的可用容量将减少，串联电池组中容量最低的电池将决定电池组的总容量。在不均衡电池组中，一个或几个电池会在其它电池尚需充电时便已达到最大容量。而在放电时，未完全充电的电池又会比其它电池先放完电，使电池组因电压不足而提前停止供电。

通常，电池之间容量的差异低于 3%。如果串联锂电池组的某个电池不合标准，或者在封装前放置过久，在充满电后电压差可达 150mV，因而使电池组的总容量下降 13-18%。

SOC 均衡处理

如果电池组中所有电池的容量相同，我们便采用 SOC 均衡处理。当所有电池的 SOC 值相同时我们认为电池是均衡的。

单个电池的充电状态定义为：

$$SOC = C / C_{TOTAL} \%$$

单个电池的容量定义为：

$$C = (ixt) \text{mAh}$$

为了确定某个电池的容量，我们将该电池完全放电然后再充电，并在充电过程中的不同时间进行电流测量，直到达到 4.20V 的开路电压。最佳性能电池在该状态下的 SOC 为 100%，SOC 为 50% 的 OCV 电压通常称为 V_{MID} ，其典型值为 3.67V。

为了给容量不同的电池充电使它们达到同样的 SOC，要求一些电池的充 / 放电量必须比其它电池多，这必须使用差分电流。我们将这个过程称之为容量 / 能量最大化。

容量 / 能量最大化

容量 / 能量最大化是指将电池组中所有串联电池设置为相同的 SOC，即使它们的容量不同。在所有时间内管理 SOC，使电池组的输出能量达到最大。为了使输出能量最大化，所有的电池都必须充满电。即所有电池的 SOC 必须为 100%。如果电池的容量不同，一些电池的充 / 放电就会比其它电池更多。例如，假设一个电池组有三个串联电池， $C_1 > C_2 = C_3$ 。均衡这个电池组的唯一方法是对容量较高的电池(C_1)施加一个差分充电电流。


在电池组放电时也必须如此，否则当容量最小的电池达到切断电压时，整个电池组便会停止放电，而此时其它电池仍有剩余容量，这样使总容量降低。长此以往，容量最小的电池便会比其它电池性能衰退更快，经过多个充 / 放电周期后将加速容量损耗。

藉由匹配串联电池的电压，将从高容量电池汲取更多电流。放电时要求透过均衡消耗掉一些额外的电压，在最后当所有电池都达到 0SOC 时，从电池组中获得的总电能相对于均衡前仍然会增加。

通常圆柱形锂离子电池(cylindrical cell)的品质控制通常都较好，电池容量差别不超过±3%。输入容量基本上比较精确，差别不超过几个 mAs(毫安·秒)。因此，电池容量绝对值也基本准确，SOC 的差异在几个百分点以内。

锂离子电池自放电及 SOC 匹配

锂离子材料的化学属性本身并不会造成电池不均衡问题，也不具有可逆自放电机理。但是，锂离子电池还必须经过一个过程才能使性能稳定，并将产生不可逆损耗，多数此类损耗都出现在电池出厂之前。高温放电以及在室温下放置过久也会出现少量此类不可逆损耗，这种损耗的最大比例在 10% 以内。所有同时入库或同时使用的电池产生这种损耗的机率一样，因此这种情况不会引起电池不均衡问题。在出现不可逆损耗时还伴随着少量可逆损耗，二者之间存在着某种比例关系。大部份在工厂中出现的可逆损耗在进行电池容量分类前已经被再次充电，因此这类损耗非常小，而且每个电池都一样，不会引起电池不均衡问题。



引起电池不均衡的另一个原因是电池在装配前被闲置过久，而如果将若干批生产时间不同的电池放到同一个电池组中将会加重这种不均衡。在这种情况下，经过容量分类但尚未装配的具有不同可逆损耗的电池将随着

着时间的推移累计更大的差异。即使在装配成电池组后，如果包中的电池变化很大(尤其是当电池组放置过久)，随着时间推移，电池组内的电池不均衡也会加重。

软短路

软短路(soft short)是引起某些电池不均衡的主要原因。在电池生产时的细微瑕疵可能使电池出现 40KΩ 以上的短路电阻，由这种高阻抗引起的自放电速率可达 0.1mA 或每月 3%。一些出厂时合格的电池也可能产生软短路问题，但多数电池不会出现这种情况，因而可将容量保持若干年。严格来说，软短路是一种机电变化，如果电池组仅由单个电池构成，那么这个电池可以反复充电而不会出现容量损耗。然而，在串联电池组中出现软短路的电池每月会损耗 3% 的容量，而其它电池则毫无损耗。

电池组中电池的 SOC 不一样时会降低总容量。在未出现相应的容量降低之前，电池组使用时需要进行一次调整，入库保存后再经常不定期调整，这样便可恢复最初的容量损耗。同时，在每次充电过程中只需要进行较为简单的均衡，以避免重新产生失配。这些连续调整通常用户是根本不能觉察到。初次使用后，以后的放电过程便不再需要均衡处理。

例如，假设一个电池组中有两个串联电池 C1 和 C2，C1 每个月放电 3%，三个月后起 SOC 值从 40% 下降到 31%。C2 没有软短路，因此 SOC 保持为 40%。充电时，C2 的 SOC 恢复到 100%，而 C1 只能恢复到 91%。放电时，C1 的 SOC 到达 0% 时 C2 还剩余 9%。因此电池组产生了 9% 的损耗。

如果对 C1 施加一个差分电流进行均衡，则两个电池以及整个电池组都将恢复满容量。C1 的损耗没有使电池组的容量降低，如图 1a 和 1b 所示。

电池容量退化

容量退化是由于生产或制程差异而导致的电池容量降低，通常在生产过程中出现这种情况的可能性极小。此外，同批生产的电池性能通常一样，因此，大多数电池组中的电池不会出现不均衡问题。然而，电池可能会偶然出现很小的缺陷，如果在这种情况下电池组工作的温度变化较大，那么某些电池就会比其它电池性能降低得更快。例如，用于计算机的电池组的面积很大，因此电池组的某部份会靠近电源或 CPU，这部份电池比其它电池受热更多。此类问题可透过电池均衡来弥补，这种均衡处理必须在充电和放电过程中实现，该过程称为容量 / 能量最大化。然而，这在实际应用中很难实现，同时不够直观，容量 / 能量最大化问题还有待进一步深入研究。

保持电池均衡

监测电池的电压和温度可追踪电池的电压变化，当电池电压变化超过 10mV 时，电路便激活均衡处理来对电池组中不同的电池电压进行匹配。

这种均衡是透过分流需要均衡的电池(电压最高的电池)电流来实现的。通常，将一个功率晶体管和限流电阻串联后，再与电池组中的每个电池并联来控制均衡过程。在充电过程中导通功率晶体管，将该电池的电流部份分流，因而使它的充电速度比其它电池慢。在放电过程中导通功率晶体管，增加该电池的有效负载，使它的放电速度比其它电池快，因而在充 / 放电模式下对电池进行均衡。

外部晶体管的功耗

均衡电路设计时必须注意功率晶体管和限流电阻的选择，以使电流保持在合理的范围内。如果均衡电流过高，功耗会很大，引起电池组升温或增加组件负担；相反，如果均衡电流过低，就需要较长的时间或多个周期才能起到均衡作用，因而降低电池均衡效率，甚至失去意义。

在决定电流大小时要注意不均衡程度、可用时间以及电池容量三项：

1. 将合理的电池均衡量定为 10-20% 的电池容量。对于软短路情况，这相当于以每月 3% 的放电速率持续 3-6 个月；对于周期时间不均衡，这相当于 100 个周期的 16% 容量损耗。

2. 电池均衡所需的合理时间可短至仅 1 个充 / 放电周期。SOC 不均衡需要较长的时间，最多可达 18 个小时(这 18 个小时并非完全用于充电，而是一个至少包括一次充、放电的调整过程。也可能是多个充 / 放电周期)。容量不均衡通常需要充电 1 小时，并且至少放电 2.5 小时。

3. 18650 具有最高的容量，为 2,000mAh，通常最多采用 3 个电池并联。因此，修正 20% 容量不均衡所需的最大均衡电流为 $I_{BALANCE}=(20\% \times 2000mAh \times 3) / 1.0hr = 1200mA$

为了实现这一程度的均衡，电池组的调整必须藉由较长时间。假设充电时间为 1 小时，放电时间为 3 小时，则经过两次充 / 放电周期便可获得 8 小时的均衡处理，这要求均衡电流为 150mA，这个电流相当高。例如，如果电池为 4V，均衡电源为 150mA 时的功耗可达 0.6W。最好的折衷方法是将电池均衡电流控制在 50mA-150mA 之间，同时将初始均衡持续多个周期。

利用电池均衡技术提高锂离子电池组的容量(下)

在上一期《利用电池均衡技术提高锂离子电池组的容量》一文中已经阐述了电池均衡、SOC 均衡处理、容量 / 能量最大化、锂离子电池自放电、SOC 匹配，以及软短路等概念和技术方法。本文将进一步讨论电池均衡原理以及 SOC 调整，对在放电过程和充电过程中均衡电池提出几点注意事项以及电池均衡建议，并讨论均衡电路的功能要求。

电池均衡原理

图 2 为目前所用的电池均衡电路。Cell1 和 Cell3 表示电池，(R1, T1)到(R3, T3)为均衡电路。此处假设晶体管 T1、T2、T3 以及电阻 R1、R2 和 R3 为电池监测器的外部组件，实际上可以将它们整合在电池监测器中，但考虑到面积和功耗问题，T1、T2 和 T3 的体积必须缩小。将这些晶体管整合在芯片中可将均衡电流降低到 10mA 以下，延长失配电池的均衡时间。此外，为避免电池监控器内部发热引起 A/D 转换器和模拟调整电路性能退化而产生错误测量结果，每次应当只对一个电池进行均衡。

例如，假设在电池放电过程中对 Cell1 进行均衡，此时充电器断开，晶体管 T2 和 T3 保持切断，T1 导通。电池的电路连接如图 3 所示，图 4 是其戴维宁等效电路。从等效电路中可得出晶体管 T1 构成的 Cell1 放电路径并没有从 Cell2 和 Cell3 吸收电流的结论。因此，晶体管 T1 只对 Cell1 进行放电。同样，T2 和 T3 也只分别对 Cell2 和 Cell3 放电。

另一方面，Cell1 的放电路径与负载电阻有关。如果负载电阻比 R1+T1 高，那么大部份放电电流会通过功率晶体管 T1。然而，如果负载电阻较低，部份放电电流便会通过负载，因而降低了均衡效率。


电池均衡等效放电电阻的运算公式为：

$$R_{Discharge} = \frac{R_1 + R_{T1} \times R_{LOAD}}{R_1 + R_{T1} + R_{LOAD}}$$

为减少放电时间，功率晶体管的导通电阻必须非常小，同时 R1 电阻也必须尽可能小。通常负载电阻与系统有关，难以控制。建议选用阻值高过 R1+T1 的负载电阻，这样大部份放电电流会通过功率晶体管而不是负载。

由于负载电流微乎其微，或者根本没有，因此首次调整时的效率会比较高。

典型的初始化调整时间可长达 18 小时。如图 5 所示，如果在充电过程中进行电池均衡，则充电器提供的电流为 I_{charge} ，而 $I_{charge} = I'_{charge} + I_{load}$ 。电池的实际充电电流为 I'_{charge} ，并在负载电阻断开时得到最大值。然而，如果在充电阶段接取了负载电阻，部份充电电流便会流经负载。在 Cell1 的均衡过程中， $I'_{charge} = I_1 + I_2$ ， I_2 相对于 I_1 的大小与功率晶体管 T1 和电阻 R1 的阻值之和有关。



SOC 调整

SOC 调整(conditioning)是指在电池组首次使用前对其进行一次性调整，该过程至少需要一个完整的电池组放电，然后再进行一次完整的充电。在此之后，只需透过在充电时执行一次并不严格的均衡程序就可消除因软短路引起的微小变化。

在初始调节过程中电池组的均衡电流最大。通常，18650 锂离子电池的内部电阻约为 100Ω 。判断是否需要调整的简单方法是：如果 Cell1 在完全充电后比 Cell2 和 Cell3 的容量高出 15%，而 Cell2 和 Cell3 是匹配的，那么就需要进行调整。

在调整过程中将负载去掉，并且断开路径 R1+T1 对 Cell1 进行放电。此时电池为 4.2V，流经 42Ω 均衡电阻的电流为 100mA。晶体管的导通电阻通常不到 1Ω ，可忽略不计。电阻上的功耗为 0.42W：

$$4.20V / 0.100A = (R_1 + R_{T1}) = 42\Omega \quad P_{dissipation} = IV = 0.100A \times 4.20V = 0.42W$$

如果在调整过程中使用 2,000mAh 的电池组，并进行 3 个小时的放电，则从 Cell1 上消耗掉 300mAh，可修正 15% 的不均衡。

如果使用大容量电池组，则所需的均衡电流和充 / 放电周期都随之增加。假设电池组为 600mAh，均衡电流仍为 100mA，电池组透过 3 个小时放电，可修正 5% 的不均衡。

下一步是为电池组充电，仍然将 T1 导通。此时 Cell1 的充电电流比其它电池少 100mA。如果充电时间也是 3 小时，其它电池的充电量比 Cell1 多 300mAh，实现 10% 的充 / 放电修正。

如果调整时间足够长，我们可以使用多个充 / 放电周期，这样可修正更多的 SOC 偏差，也可采用更低的均衡电流进行调节(降低功耗)。可以在充电的中间状态下对电池进行均衡处理，而不是完全放电，但这将减少总均衡时间。

电池均衡注意事项


在放电和充电期间对电池进行均衡时应分别注意以下问题：

a. 在放电过程中均衡电池

1. 在放电过程中进行电池均衡将消耗掉没有利用到的功率。而在调节过程中对电池均衡时，这些功耗不会影响系统的工作时间，但如果在放电的同时系统处于工作状态，此时进行电池均衡将产生很多问题。

2. 在放电期间进行电池均衡所花时间较长。由于放电速度与负载电阻阻值有关，在系统工作时进行均衡效率低。


3. 如果在放电期间进行均衡同时希望均衡时间较短，则需要外接一个导通电阻较小的功率晶体管，此类晶体管十分普遍，如 MOSFET 或 FET。



4. 如果希望在放电期间快速均衡,就必须将低阻值电阻与功率晶体管串联以降低功率晶体管的功耗。如果没有这个限流电阻,晶体管会很快地消耗掉电池电能。在 FET 导通电阻为 100Ω (此阻值较常见)、电池电压为 4V 时,晶体管将产生 160W 功耗,晶体管便会像保险丝一样迅速毁坏。

5. 使用阻值低的电阻时需要一个大功率组件,将增加 PCB 的占用面积和成本。在上面的例子中,电阻的功耗为 0.42W,为了尽量减少发热并降低电阻所承受的应力,应该使用功率为 2W 的电阻。

在理想情况下,电池均衡电流较小,可以采用低功率值电阻。此功耗也可透过在电池组内散热最多的地方配置多个电阻来解决。




b. 在充电期间均衡电池

1. 在充电期间测量电池电压并不准确,而且会引起过早的电池均衡。因此,必须周期性地停止充电以便测量电池电压。

2. 充电器的电压转换和感应谐振会造成输出电压突波。这种情况会引起测量误差和电池均衡电流变化,因而影响电池均衡。

3. 在充电期间进行均衡还需要一个导通电阻低的外部功率晶体管以实现电池均衡,这将产生在放电期间均衡相同的局限性。不过,在充电期间进行均衡通常是为了纠正软短路,因此所需均衡电流较小。



4. 由于未均衡电池的阻值较低,因此无法将所有的充电电流进行分流,部份电流会通过未均衡电池,但比电池组中其它均衡电池的电流要低。因此,要求开始对电池均衡时的电压较低,以便有足够的时间在标准锂离子电池的安全范围内进行均衡。

电池均衡的建议

建议在电池组初次充/放电时进行调整以均衡电池,此后只需要在充电期间进行均衡。在充电期间进行均衡时,电池组中的控制器控制充电器的电流—通常是透过电池组中的充电控制 FET 来管理。充电器最好能产生一个相对较短的电流脉冲,并在脉冲间歇期间测量电池组和电池电压。如果电池组中电池之间产生了失配,均衡功率晶体管便导通,未均衡电池的充电电流减少。在下一个间歇中再次测量电池,如果已实现了均衡则切断晶体管。

电流脉冲的持续时间不一定相同。如果电池经过完全放电,电流充电过程可能会持续更久,同时对电流的测量频率将降低。随着电池电压增加,电池接近完全充容量,电流脉冲宽度减少,电池电压测量频率增加。如果充电期间某个电池在别的电池尚未均衡时便到达过压状态,则必须透过延长间歇时间并在此期间对电池进行一段时间放电,因而使该电池保持在安全区。在这种情况下需要经过若干充/放电周期,直到所有电池达到相同状态。

改进充电器的控制十分重要,以便能按需要增加或降低充电器的电流。如果充电期间的温度超过了默认值,电池组所需的充电电流减少,因而降低温度并以较慢的速率继续充电。

透过测量每个电池的电压可以对电池均衡作业进行监测。在监测阶段很重要一点是要求负载必须保持恒定,以保证在监测每个电池电压时电池组消耗的电流不会改变。

在调整处理过程的放电期间均衡电池较为简单:电池组中的控制器透过控制电池组放电 FET 断开负载,随后控制器打开最高电压电池两端的晶体管,当该电压与其它电池电压匹配时,晶体管切断。由于负载在不断变化,因此要想在系统工作时的放电期间进行电池均衡比较困难,改变负载会影响均衡速度以及电池电压和电池组电流测量准确度。

如上所述,在电池均衡算法中需要考虑很多因素。在 PoweReady 公司开发的一个算法中,他们采用了一个微控制器和 Xicor X3100 来监测单个电池的电压,并控制电池组充/放电 FET 和电池均衡 FET。由于微控制器基于闪存,即使在电池封装成包后仍可改变电池均衡算法。这些改变可以结合新的均衡参数或补偿电池化学性能的变化。

均衡组件的性能要求

为了实现电池均衡，电池组需要增加一些组件。这些组件必须能实现以下功能： 1. 独立、精确地监测每个电池电压。要实现该功能需要工作电压最高可达 20V、输入范围为 2-4.5V、精确度超过 10mA 的差分放大器。

2. 确定电压最高的电池以及该电池与其它电池的电压差，这要求采用一些硬件比较器或计算机控制的比较方案(A/D 转换器+软件算法)。

3. 决定电池电压差并激活电池均衡，可以采用微控制器或硬件状态机。

4. 控制电池均衡 FET。这些 FET 通常为分离组件，控制讯号必须能提供 3V-17V 的闸电压。

以上这些组件应该尽可能地实现整合，以避免电池组电路的成本增加太多，如 X3100 安全 / 监控 IC。X3100 整合了一个电平转换器，以及对每个电池电压进行监测的监测器，该监测器为差分运算放大器；另外，一个模拟多任务器允许微控制(具有内建 A/D 转换器)读取每个电池电压；经由 IC 中的软件，电池组可确定需要均衡的差值并采取正确的校正动作；X3100 还提供了 FET 驱动器，因此无需增加电平转换电路来获得微控制器的 5V 电源电压。

本文小结

电池均衡可以在串联电池出现充电损耗或容量损耗时增加锂电池系统的可用容量，可提高电池组的使用寿命。

目前，整合了电池均衡控制功能的组件已经上市，我们可采用这些解决方案在满足功能设计同时节省成本。X3100 等组件整合了电压监测电路和 FET 控制组件，使外部微控制器可评估是否需要进行电池均衡。电池组中的微控制器采用电平转换器以专门算法来控制 FET。透过在微控制器的闪存中写入的算法程序，在电池封装成电池组后仍可改变电池均衡算法。这一方法使电池组设计者可使用最新的电池技术来灵活设计电池组，以满足系统的精确要求。

作者: Carlos Martinez

Xicor 公司

Email: cmartinez@xicor.com

Dave Sorlien

Poweready 公司

Doug Magnuson

Gold Peak Industries NA 公司


用于便携式产品的双信道 DC/DC 转换器

许多电池供电的便携式设备都需要在较小空间里实现多个电源功能，如 PDA 仅靠一节锂电池供电，但却有多种电源电压需求，设计人员希望采用尽量少的组件就能实现。本文介绍一种能在一个集成电路内实现双路 DC/DC 输出的组件，其中一路升压输出正电压，另一路转为负电压稳压输出，双路输出电压均可由用户独立调节。

理光 R1280D 系列芯片是一种双信道 DC/DC 转换器，采用 CMOS 制程制造，内建双路 PWM DC/DC 控制电路，一路是升压电路，另一路是电压反转电路。应用该芯片可实现双路电压输出，一路是升高的正电压，另一路是负压，且电压均可调。其内部原理框图见图 1。

R1280D 系列目前有三个型号，分别是 R1280D002A/B/C，它们的主要区别在于振荡频率和外电路有所不同。其中 A 的振荡频率为 700kHz，正压升压需外部补偿电路；B 的振荡频率为 700kHz，有 CE 端，内部有补偿电路；而 C 的振荡频率为 200kHz，正压升压需外部补偿电路。

R1280D 的工作电压范围是 2.5V-5.5V，内部含有‘欠压锁定’保护电路(UVLO)，当输入电压低于 2.5V 典型值时，芯片锁定输出，这样在采用锂电池供电时就不会因工作电压过低而对电池造成伤害，当电路相关部份有故障时，这个电路也会在一定程度上提供保护作用。R1280D 内部还有脉宽保护电路，当双路 DC-DC 中的任一路因负载过大，使驱动的波形达到最大脉宽后，延迟 100ms 电路会保护性切断，不会因负载过重而使电源部份引发故障。如要恢复工作状态，对于 R1280DA/C 需要再次上电；对于 R1280DB 可利用 CE 端使芯片进入待机状态(CE=L)，然后再次进入工作状态(CE=H)，这样就会退出保护状态而再次工作起来。



R1280D 的典型应用电路参见图 2。

该系列组件具备软激活功能，而且激活时间可调。对于 R1280DB，双路 DC/DC 的激活时间可分别由接在接脚 4 Dtc1 和接脚 7 Dtc2 的外部电容器调节，可透过下式运算(文中出现的组件标号请参照图 2 电路)：

$$DC/DC1: T_{SS1}(mS)=32 \times C4(\mu F)$$

$$DC/DC2: T_{SS2}(mS)=45 \times C5(\mu F)$$

对于 R1280DA/C，双路 DC/DC 的激活时间可由外部电容器和电阻调节，运算公式如下：

$$DC/DC1: T_{SS1}(mS)=C4(\mu F) \times (R7 \times R8) / (R7 + R8)$$

$$DC/DC2: T_{SS2}(mS)=C5(\mu F) \times (R9 \times R10) / (R9 + R10)$$

R1280D 的输出电压由外部份压电阻调节。对于升压输出的 DC/DC， $V_{out1}=(R1+R2)/R2$ ；对于负压输出的 DC/DC，输出电压的绝对值 $V_{out2}=V_{REFOUT} \times R3/R4$ ，目前的 R1280DV_{REFOUT} = 1.5V。

R1280D 的周边组件应尽可能紧靠 IC 安排，尤其是输入和输出的电容器与 IC 的接脚要尽可能最短。还应注意较大的地线电阻会导致芯片工作不稳定，在 PCB 排线中应注意地线的排布。输入和输出电容器应选用低 ESR 电容器，耐压是输入输出电压的三倍，输入电容器建议选用 10 μF 的陶瓷电容器。电感则选低内阻有足够的电流余量，以获得较高的效率。

适用于 ADSL2/ADSL2+局端设计的 24V 供电线路驱动器

在高密度 ADSL、ADSL2/ADSL2+局端设备中，线路驱动器相对于数字讯号处理器和模拟前端主芯片而言，会消耗更多功率。为了最佳化线路驱动器的功耗和提高数据率，设计师必须非常谨慎地选用线路卡供电电源、线路匹配、变压器变比以及线性度良好的线路驱动器。本文将讨论如何最佳化供电电压和整体性能，并阐述采用 24V 电压的线路驱动器如何在 5 至 48V 工作范围内实现低功耗和成本最佳化。

DSL 讯号通路由数字讯号处理器、模拟前端(A/D、D/A 和接收器)、线路驱动器和变压器组成(图 1)。为了节省整个系统的成本，我们应在 DSL 的局端设备数字用户线路存取多任务器(DSLAM)上应尽可能多地整合线路卡的数量，因而降低每埠的成本。如今在端口密度为 48、72 和 96 的线路卡上，各埠线路驱动器正呈现低功耗和微型化封装的趋势，由于线路驱动器和周边混合滤波电路消耗了电源的大部份功率，并且接脚也占用了相当部份的 PCB 面积，因此为了最佳化线路卡的功耗、PCB 大小和合理降低成本，必须谨慎选择线路驱动器的类别和对应供电电压。

在 DSL 讯号框图中，线路驱动器放大来自模拟前端(AFE)的离散多频(DMT)讯号，并经变压器耦合后驱动电话线上的大电流负载。设计师在选择线路驱动器时必须考虑四个主要因素，分别是高输出电压幅值并具极好的线性度、低于 800mW 的功耗、小接脚和低成本。由于 A/B 类电流反馈放大器所具有的良好性能完全符合以上要求，因此该类线路驱动器已成为业界 DSL 驱动器的主流产品。

下面我们透过分析 DSL 讯号的驱动部份，进一步了解它们相互间的关系。我们先给出驱动线路的供电电压、电流和功耗要求，接下来再讨论驱动器的供电电压、制程和成本。

局端下行参数

当 POTS 电话线路阻抗为 100 欧姆时，全速率离散多频讯号的峰值输出功率高达+20dBm。实际中我们取波峰因子为 14.5dB 并对削波讯号进行纠错处理，并以此最佳化驱动器的功耗。

利用线路输出功率和线路阻抗，我们可运算出线路输出的均值电压和电流：

$$20dBm=10 \log(P_{out}/1mW)$$


$$P_{out}=20dBm=100mW$$

$$P_{out}=V_{out-rms}^2/R_{load}$$

$$P_{out}=100mW=V_{out-rms}^2/100$$

$$V_{out-rms}=3.16V$$

由于电话线采用差分驱动方式的双绞线传导，因此可使线间串扰的共模噪音减至最小。透过波峰因素(CFR)和峰均值比(PAR)能算出差分输出电压峰峰值：




$$\begin{aligned} \text{波峰系数(CFR)} &= 20\log(\text{PAR}) = 14.5\text{dB} \\ \text{PAR} &= 5.3 \\ V_{\text{out-ptp}} &= V_{\text{out-rms}} \times \text{PAR} = 3.16 \times 5.3 = 16.76\text{V} \\ V_{\text{out-ptp diff}} &= V_{\text{out-ptp}} \times 2 = 33.52\text{V} \end{aligned}$$

基于以上分析，在差分双绞线路上的 ADSL CO 输出电压幅度高达 33.52V_{pp}，最大输出峰值电流值可透过输出峰值电压除以 100 欧姆线路阻抗得出。在 ADSL2+ 应用中，它的值为 167.6mA。

差分驱动器通常采用两个放大器组来传输差分讯号，典型的差分驱动器电路结构图如图 2 所示。由上面的运算我们已得出线路峰值输出电压为 33.52V，峰值电流为 167.6mA。从驱动器一边分析，驱动器输出电流和电压幅值由变压器变比 N 和反馈电阻 R_{term} 决定。

差分驱动器和接收器的其它重要指针还有对称动态响应、宽频宽、低相位和增益差、开启 / 非开启功率切断工作模式、较强驱动输出电流及极低的总谐波失真(THD)。另外回路匹配电阻 R_{term} 是否与线路阻抗匹配也非常关键。在 100% 阻抗匹配条件下，R_{term} = R_{load} / 2，这时线路输出电压值仅为驱动器输出电压的一半，线路传输功率只有 50% 的效率。为了提高效率，必须使匹配电阻值最小。我们这里导入了主动匹配(active termination)模式电路，它通常采用一个较小的匹配电阻和放大器正反馈电路合成驱动器线路阻抗。主动匹配模式电路图如图 3 所示。



由于采用了正反馈电路并设置了合成系数 K_s，放大器的输出阻抗可被视作 V_{O+} 和 V_{O-} 间内阻，并且得到了提高。

在绝大多数设计里，为避免正反馈过激励而产生自激，合成系数 K_s 的经验值设为 5，即 K_s = 5，同时线路阻抗为 100 欧姆，变压器变比为 N，则线路驱动器匹配电阻(2R_{bm})为：2R_{bm} = 100 欧 / N² K_s，变比为 1:1 时，R_{bm} = 10 欧姆。现在让我们透过实际功率的运算，看看输出电压幅值、供电电压和线路的匹配如何影响线路驱动器的功耗。

驱动器功耗运算

线路驱动器的功率消耗除了线路传输功率外，还由以下两部份组成：静态功率(P_{dq})和输出功率(P_{do})。

$$\begin{aligned} P_{\text{driver}} &= P_{\text{dq}} + P_{\text{do}} \\ P_{\text{dq}} &= V_s \times I_q \\ P_{\text{do}} &= (V_s - V_{\text{out-rms}}) \times I_{\text{out-rms}} \\ P_{\text{driver}} &= V_s \times I_q + (V_s - V_{\text{out-rms}}) \times I_{\text{out-rms}} \end{aligned}$$

总 P_{consumption} = P_{driver} + P_{line} = P_{diss} + 100mW 在以上等式中，V_s 是供电电压，I_q 是驱动器的静态偏置电流。

直观地说，P_{dq} 是指不驱动讯号时用以维持驱动器偏压和待机时的功耗，P_{do} 是指当驱动器输出负载有效值电流时，相对于输出级净空间阻性压降(resistive drops)上的功耗，在驱动器的数据手册里指出了由于驱动线性讯号需要的净空间区形成的这类压降。输出幅值近轨特性非常重要，峰值输出电压是由有效值输出电压乘以波峰因子得出的。在图 3 的电路中，采用驱动器最大线性输出幅值输出电压峰值讯号，驱动器越接近全轨输出，它需要的净空间越接近于零，因此驱动器的输出功耗也越少，此时驱动器的输出效率最高。

透过以上的分析可以发现，很明显驱动器的工作偏置电流同样也是影响功耗的另一个关键因素。增大或减少偏流能改善或降低驱动器的线性性能，因此适当调整驱动器的偏流以具有良好的线性度同时又兼顾最小静态功耗成为 DSL 线路驱动器的一个重要特性。

变压器和供电电压的影响

如前公式所述，变压器初次级变比也是一个重要的设计要素。在讯号流程框图中，变压器实质上等同于另一个增益级。如果线路驱动器不足以在供电电源电压下提供足够的输出幅度来达到预期的 V_{out} 峰值，我们可以透过选择变压器变比来提升线路输出的讯号幅值。如果选择了高电压电源，可获得比实际需要还强的输出讯号，变压器的变比将用于衰减线路电压，所以变压器可配合线路驱动器工作于 5V 至 48V 的电源范围。

线路驱动器 供电电源	+5V @ +/-5%	+/-12V 或 24V @ +/-5%	-48V 非覆压 @ +/-20%	-48V 覆压 @ +/-5%
输出电压峰值(V)	3.75	20.8	33	40.5
变压器变比	1:5.4	1:1	1:0.6	1:0.49
输出电流峰值(mA)	900	167	100	83
增益平坦度0.1dB	5MHz+	5MHz+	<2MHz	<2MHz
功率消耗(W)	0.86	0.700	1.017	0.85
外部元件成本	一般	便宜	需较贵的电容	需较贵的电容
封装引脚(mm ²)	30	10	32	32

由于供电电压降低，驱动器驱动的负载电流将随之增加，所以在较低供电电压下，驱动器需要较大的输出电流(必须采用较大的核心和接脚封装)和较大静态电流，得以驱动输出级内部结间容性负载。然而增加变压器变比达到足够驱动电压的同时却使得从变压器的次级到初级的接收回路呈现 N 倍衰减特性，这样直接影响了接收回路的讯息噪音比，与之相反，高电压驱动器的输出幅值和静态电流则比较小。

因此我们得出结论，即电压越高效率越高，同时如我们上面所述驱动器还应具有足够大的线性区。对采用高压制程的高压驱动器而言，晶体管和核心应当足够大，因为设计高压 IC 时必须考虑适当的线间距以承受高电压和避免串联和结间电容器，这时驱动器的核心必然又会增大。高压驱动器需要在最佳化净空间区与线性输出幅值比的同时，还对频带高达 4MHz 的离散多频讯号呈现 0.1dB 的平坦增益响应，以符合 ADSL 和 ADSL2+ 的频宽指针。当然，满足频宽和增益的同时还要兼顾线性度和噪音。

由于采用高压制程的晶体管和结电容器都较大，因此高压驱动器的较高偏流和静态功耗等不利因素又如同前面低压驱动器分析一样面临着实际的挑战。理论和实践都证明，采用 30V 以上的加工制程，驱动器的静态功耗瓶颈会非常明显地暴露出来。例如目前直接采用 48V 电源供电的线路驱动器需要约 5V 的净空间，而且仅静态功率消耗就要超过 150mW。ADSL2/ADSL2+ 技术相对突出反映了具有功率与频带变化的功率谱密度(Power Spectral Density)参数，进而对讯号频宽和噪音参数提出了苛刻的要求，因此此类高压驱动器正面临着 ADSL2/ADSL2+ 严峻的挑战。

出于 DSL 应用对功耗、噪音和封装接脚之间的综合考虑，我们现在来关注采用 15 至 30V 供电的驱动器。再次分析供电范围的中间段并最佳化功率，我们便能够确定驱动器的最佳供电电压。让我们回到上文，变压器的次级输出必须为线路提供高达 33.52Vp-p 的差分峰值电压。从变压器稳定和简化设计角度出发，为了减少失配误差，我们通常采用 1:1 的变比即变比 N=1 最为理想。

接下来我们采用主动匹配方式，选择 20% 正反馈匹配($K_s=5$)使匹配电阻上的功耗最小。因此可以运算驱动器输出峰值 $V_{swing}=1.2 \times 33.52=40.24V_{p-p}$ ，单端讯号即为 20.12V 或 $\pm 10.06V$ ，于是我们采用供电电压为 $\pm 12V$ 、单端净空间小于 2V 的驱动器就可以实现电路。

许多有着良好线性性能的双载子性硅绝缘体制程(bipolar SOI)电流反馈方式驱动器都符合这类标准。鉴别高性能驱动器的优劣可在兼顾驱动性能的同时，看驱动器是否具有较小的静态电流、核心和接脚封装。从以上讨论可得出结论，静态电流乘以供电电压为总功耗等式中的 P_{dq} ，因此较小偏流能降低总功耗。

成本因素考虑


设计人员者还必须要回答这样一个问题：各种电源解决方案的成本如何？

这里便引发出了一场讨论，即系统如果直接采用 -48V 电源供电能否节省供电系统的成本。我们大家都知道采用这种方式仍存在来自 -48V 电源的噪音、常模干扰、数字与模拟地非隔离和电压不稳定等各种各样的线路缺陷和隐忧。供电电压在 -36V 至 -72V(北美及欧洲通讯电源标准)波动，加上内部频宽限制不利于主动匹配方式的实现和 ADSL2 及 ADSL2+ 讯号的可靠执行，必然会在设计上带来线路驱动器上较高的功耗。

另外，这种直接供电方案还必须采用较贵的高压电容器对电源噪音去耦和旁路，同时必须用电源线路滤波器(滤除噪音)以及驱动器，将占用较大 PCB 面积，这些不利因素都会使节省成本的初衷大打折扣。


相对而言，由于 A/B 类电流反馈放大器采用 $\pm 12V$ 双电源或 +24V 单电压供电，因此具有极低的功耗(比 ADSL2+ 的功耗指针还要低)，并且周边组件成本更低。如表 1 所示，如今主流 DSL 线驱可达到优于 ADSL2+ 的频宽总功耗，仅有 700mW，并且每埠接脚尺寸不到 $10mm^2$ 。选用微型封装通常成本较低并能降低系统的总成本。

本文结论



在某些情况下，所有稳压器要求透过直接逻辑讯号就可进入低功耗作业、休眠模式或关机模式。而另外在为基频处理器供电时，电源管理则变得更加复杂，需要电压源随所处理任务的变化而改变，并提供刚好足够所需要的功率，不多不少。这种情况下，稳压器需要与 D/A 转换器及串行总线耦合，以便与主微控制器进行通讯。尽管这种技术听起来有些不寻常，但这样的电源管理方案在笔记型计算机及其它一些电池供电的设备中却很常见，并早就超过了智能电话今日才达到的复杂性，笔记型计算机所采用的电源管理方案目前广为采用的包括英特尔的 Speedstep 及 AMD 的 PowerNow。

图 3 是主电路板分布式电源管理方案结构，该方案将简单的降压转换器、SMBus 串行至并行接口组合在一起，让 CPU 能以 5 位 D/A 转换器分辨率驱动 Vcore 电源。开关与线性稳压器结合，可在简单与高性能之间取得最佳平衡，并透过一个专用逻辑接脚即能关闭所有组件。



电池子系统


电池组内的电源管理主要包括锂离子电池保护电路、电量测量 IC 及 MOSFET。保护电路可测量电池电压，一旦发现超出充电阈值即打开旁路晶体管。电量测量适用于显示电池充电的状态，预测电池供电作业的剩余时间(图 4)。

AC 配接器

AC 配接器板可进行 AC 线路整流，将电压降至可由主电路板控制的直流低电压，或直接转换为单个锂离子电池所需的恒定电流 / 电压充电算法(此时它既作为配接器又具有充电器的作用)，只在前者情况下主电路板上才需要充电电路。图 5 显示了单个锂离子电池 AC 配接器 / 充电器电路，它基于离线开关结构，可达到最佳工作效率。在这个例子中，高压产品 FSDH0165 直接透过 AC 线路供电，并整合了功率 DMOS 晶体管以降低复杂度。

本文结论

如今的行动电话所采用的电源管理通常分为五个主要子系统，每个系统具有各自的整合特性。主电路板需要很多低压电源，因此整合度较高；与之相反，AC 配接器(或配接器 / 充电器)需要高压(600-800V)及相对于低压侧的电流隔离；按键板和显示器板可采用相同的技术，即 LED 和 LED 驱动器；而电池组内的电路则是另一个独特的区域，需要真正的混合讯号技术进行电量测量和保护。



作者: Reno Rossetti
计算机运算企业策略总监


作者: 王蔼伦
亚太区接口及逻辑部产品事务经理
Fairchild

采用垂直智能功率 IC 设计功率因子校正变换器

中国大陆民用电力网络系统功率因子普遍较低，不但会增加变压器及输缆线路的损失，同时也影响变压器及线路容量利用率。本文针对照明应用提出一个简单经济的主动功率因子校正电路，利用该方案可以大幅提高电路功率因子，同时它还适合任何输出功率恒定的其它场合。

从 2001 年 1 月起，所有吸收电流小于每相 16A 的电子设备要获得 CE 标志都必须执行欧洲关于谐波的标准 EN61000-3-2^[1]，这个标准旨在限制谐波污染，提高配电系统的效率。谐波污染是指功率因子低，以及总谐波失真(THD)大。具有电容器滤波器的输入二极管整流器是功率电子组件中常见的污染电路，虽然已有多种技术可以降低主动或被动低频污染，但要找到一种成本低尺寸小的解决方案却并不容易。

下面我们将针对照明应用提出一个简单经济的解决方案，该方案采用智能功率集成电路 VK05。VK05 专门开发用于半桥电子整流器电路，采用垂直智能功率专利技术，在发射极开关(共射-共基)结构内整合了单片功率双载子结型晶体管(BJT)和场效应 MOS 晶体管。VK05 的内部结构如图 1 所示，它外部有 5 个连接接脚，采用 SO-8 封装，提供 3 个控制接脚，分别是用于激活电子整流器的 diac，用于自驱动半桥同步开关的 sec 和用于频率设置的 osc；其功率级由一个 $BV_{ces}=600V$ 、 $I_c=400mA$ 的高压功率双载子结型晶体管(BJT)和一个 $V_{ds}=60V$ 的低压功率场效应 MOS 晶体管组成。



应用说明

典型的电灯整流器如图 2 所示，半桥透过一个桥式整流器和一个电容器滤波器连接主电源。因为主电源输出电流只有在整流电压高于电容器直流总线电压时才会流动，所以波形失真这种电流的特征之一。

透过一个被动滤波器可以修整电流波形，然而它不得不滤除功率因子接近 1 的低频成份(50-60Hz)，所以这种方法会造成产品体积庞大；全主动解决方案虽然性能较好，但需要复杂的逻辑控制和反馈电路。因此居于主动和被动中间的解决方案能够提供兼容特性，降低功率因子校正电路的成本。

VK05 系列具有输出功率和开关频率恒定等特性，可以为照明应用提供功率因子校正器(PFC)解决方案。该 PFC 电路基于增压拓扑结构，以断续导通模式(DCM)工作(图 3)，驱动电灯的半桥电路透过连到 Sec 接脚的同步讯号设定开关频率，占空比 D 由连接 Osc 接脚的电容器来设定，最大值为 50%。

$$t_{on} = t_{on1} + t_{STO} \quad \bar{i}_{LN} = D^2 \frac{V_{inN}}{1 - V_{inN}}$$

$$\bar{i}_{LN} = \frac{V_{inN}}{1 - V_{inN}} \left[\frac{t_{STO}}{T_S} - \frac{\tau}{T_S} \right]$$


$$\ln \left(1 - \frac{1}{2\alpha + \frac{V_{inN}}{V_{REFN}}(1 - \alpha)} \right)^2$$

利用电阻 R_D 可以

改进电路的谐波性能，为输入电压增加一个前馈，这样做会使占空比 D 随交流电压提高而降低。

$$\tau = \frac{D_{max} - \frac{t_{STO}}{T_S}}{f_s \ln \left(\frac{2\alpha}{2\alpha - 1} \right)}$$

尽管该电路也有一些缺点，如电压跟随配置在很多应用中可能会有很大影响，另外断续导通模式(DCM)结构本身使功率组件受到较高应力，但是该电路能将功率因子(PF)从 0.7 提高到 0.97，而且总谐波失真度低到 20%，所以它仍然具有优异的性能。



连续导通模式(CCM)里增压变换器可以控制，以便实现几乎正弦电流吸收，断续模式工作原理则有所不同，其输入电流与输入电压不成正比，因此功率因子低于 1^[3]。不过这种方法还是能满足低频谐波标准，如 EN61000-3-2 C 类标准。透过式(1)可以运算标准输入平均电流：

其中额定因子定义为 $V_N=V_{OUT}$ ， $R_N=2LF_s$ ， $I_N=V_N/R_N$ ， V_{in} 是输入电压。只要变换器以 DCM 模式工作式(1)就成立，DCM 有下列限制：

根据式(1)，在占空比恒定时因式(1)分母中的时限 $1-V_{inN}$ ，输入平均电流与输入电压不成正比。透过在不断提高的瞬时输入电压值上降低占空比，可以得到更小的输入电流失真，这也是图 3 电阻 R_D 产生的前馈作用效应。当 C_{OSC} 电容器电压变得与内部基准电压 V_{REF} 相等时，发射极开关组件开始切断，开关间隔时间就可以确定。透过下式可运算出 C_{OSC} 电容器充电阶段的时长：

其中 $V_{eq}=2V_{REF}R_D/(R+R_D)+V_{in}R/(R+R_D)$ ， $\tau=RC_{OSC}$ ，R 是内部充电电阻，开关导通的实际长度是电容器充电时间 t_{on1} 和开关贮存时间 t_{STO} 之和，如式 4 所示：

因此将式(4)代入式(1)，可以确定平均输入电流：

其中， $\alpha=R_D/(R+R_D)$ ， T_s 是开关时长。根据式(3)和式(4)，当输入电压为零时，透过设定最大占空比 $D_{max}(0.5)$ ，可以得到正确的 C_{OSC} 电容器。于是我们有：


其中 f_s 是开关频率。只要电容器 C_{osc} 一经选定，就应马上选择电阻 R_D 在线路半周期内满足 DCM 条件(式 2)。由于 t_{on} 时间取决于输入电压 V_{in} ，所以必须用数字方式验证该条件。

举例来说，根据式(1)利用下列参数运算电流： $V_{in}=230V_{RMS}$ ， $V_{out}=400V$ ， $L=1mH$ ， $f_s=50kHz$ ， $P_{in}=27W$ ， $D_{max}=0.35$ 。不难看出，运算结果 THD=15.3%和 PF=0.988 均符合标准。图 4 显示了输入平均电流与 EN61000-3-2 C 类标准限制比较情况。

实验结果

考虑前面论述的性能我们开发出一个原型芯片，透过实验对电路的重要特性如成本及复杂性进行了验证。

图 5 显示了一个内建电容器滤波器的标准桥式整流器输入电压和电流，图 6 则是使用 VK05 组件对电路进行改进后所产生的相同波形，可以证明该智能组件能为应用带来可靠性。在接近输入电压零交越位置，我们可以看见能够忽略不计的电流失真，以前的仿真结果已经预见了一些结果。



本文结论

VK05 智能功率 IC 是一种适合照明应用的低成本主动功率因子校正器解决方案，由于只需要一个外部电容器和一个电阻器就能使智能功率组件在基于增压的功率因子校正电路中工作，因此利用 VK05 这些特性可使变换器降低复杂性和成本。

超越传统 IR 压降的电源分析和设计方法

多年来，IR 压降可准确反映电源状态这一普遍的说法在依靠基于设计流程的芯片设计者心中已经根深蒂固了。静态 IR 压降的传统可以追溯到 EDA 工具用静态或直流方案过分简化芯片的动态电源特性的趋势上。这种过于简化是为了便于在更高的抽象级上处理电源问题，因为 EDA 工具在晶体管级动态地处理全芯片设计能力是有限的。

静态 IR 压降方案将晶体管或标准单元的开关电流近似成电源网络的恒流或直流电源，这种电源网络被撷取并建模成纯粹的电阻网络。根据欧姆定律，静态压降可以透过对电阻矩阵求逆在一次循环中求得。由于电阻矩阵的对称和对角结构，一个循环的线性解已经足以改进这种方案的性能。

这种近似和假设对方案的精确性和实用性有重要影响。首先，电源网络不是纯电阻性的。静态 IR 压降方法基本上‘开路’了所有的电容器(片上的寄生电容器和专门放置的耦合电容器)并‘短路’了所有的电感(片上的寄生电感和封装电感)，所以它忽略了会对电路中产生主要影响的关键寄生参数。

其次，用恒流源来近似开关的动态特性完全忽略了整个 SoC 组件的标准单元、时脉、内存 / 知识产权(IP)核心甚至 I/O 缓冲器之间在时间上和逻辑上相依赖的开关效应。第三点，缺乏瞬时分析导致了无法获取电源噪音的大小和持续时间，而这两个值对分析时序效应是非常关键。

在把 IR 压降当成是一个流程中唯一的电源解决方案的情况下，芯片设计者就无法得出动态电源的原型，也就不能开发出强韧性很强的耦合电容器方案来令人信服地达到收敛。很显然现在需要一种新的具有实体意义的电源流程来解决静态 IR 压降所忽略的问题。

基于标准单元的动态实体性电源分析从数量级上看要比简单化的静态方案复杂得多。这是因为像电源网络 RLC 参数、动态开关电流、本征电容器和电阻、专门的耦合电容器、片上电感和封装模型等瞬时特性都需要被考虑进去，因为它们能显著降低电源噪音的幅度。甚至在主流频率(300 到 500MHz)下，封装电感对整个芯片电源和讯号完整性具有决定性的作用。此外，在 ASIC 的最高时脉频率接近 GHz 范围时，片上电感也同样必须被撷取并加以分析。

另外，受功率和漏电流限制的低功率设计在总体复杂性上更胜一筹。这些设计采用先进的电源管理技术，如闸控电源、多域值和电压孤岛等，所有这些都必须透过精确的建模和仿真以评估出不同的时序和电源折衷方案。


新的 SoC 实体电源流程的关键集中在三种主要的技术：第一，设计者需要整个芯片的电源网络的瞬时仿真。这一方案对‘真正’的动态精确性是非常重要而且必须的。它还需要标准单元级和宏级的精确电流概貌，尤其是在内存和 IP 更多地主导 SoC 的情况下。主要决定电源直流值的静态 IR 只不过作为整体解决方案中的一个实现组件。

第二种关键技术是片外整合。封装的 RLC 参数或称 S 参数数字模拟型和系统阻抗必须和片上电源、地的寄生网络一起来考虑。潜在的数百个 I/O 缓冲存储器同时开关的仿真要求是令人惊讶的：1 万到 10 多万个 MOSFET 晶体管和电源网格上的上百万个寄生 RLC 单元，与片外封装模型以及 S 参数数据组合在一起。

对用户同等重要的第三种关键技术是工具的性能。从最早的只有最少实体信息制作原型到最后用详细的时序信息和撷取的寄生参数来进行验证等，包括分层化数据库、统计方法和数据压缩等先进的软件技术对于实现大规模 SoC 的高速处理是最基本的。

SoC 设计者急需从 IR 压降的传统及过于简化的方法转移。新的实体电源流程为及早处理包括片和片外寄生参数的瞬时电源问题提供了全面的解决方案。它还包括在最后布局前去规划将专门的耦合电容器放在哪里的步骤，以避免出现被称为‘聚热’的现象。最终结果是，它使得设计人员完全有信心在原型到出片的全过程来实现电源设计。

Andrew Chang 是 Apache Design Solutions 公司的执行长。



ADSL 线路驱动器的效率运算方法

ADSL 讯号的波峰因素要求电源提供足够的净空间电压，使电源电压比维持平均输出的电压高很多，因而增加了静态功耗和平均功耗。本文藉由对驱动电路进行分析，介绍了一些快速确定不同驱动结构的效率运算方法。

ADSL 已成为连接家庭用户的一种主要宽频通讯技术，该技术基于现有的电话双绞线来提供高达 10Mbps 的传输速率。在局端，每一位用户都有一个专门的由数据泵、模拟前端和线路驱动器组成的‘埠’。虽然 CMOS 特征尺寸不断减少使得数字数据泵性能得到不断提升，但是由于线路驱动的功率和电压要求使得 CMOS 方案难以实现。采用非标准制程意味着线路驱动仍需要高速双载子性制程，其结果是驱动功能占整个系统功耗的比重越来越大。而另一方面，系统设计工程师不断努力增加电路板的密度，降低系统的复杂性，因此必须降低驱动放大器的功耗。目前设计工程师透过采用诸如综合输出阻抗和新型放大器结构等技术，已经解决了线路驱动效率问题。

ADSL 线路驱动器需要在普通 100Ω 的双绞线上加一个 20.4dBm(110 毫瓦)的讯号，ADSL 讯号由 256 个离散音讯段组成，功率密度为-40dBm/Hz，最终的讯号特征类似于均方根电平为 3.31V 的噪音。为了保持低误码率，峰值讯号不能超过放大器的输出范围，否则高出的讯号将会被截去。目前的标准要求当峰值讯号电平是均方值的 5.3 倍时(即 17.54V 峰值)放大器不能出现失真，因此放大器的电源电压要足够高，以满足如此高的峰值 / 平均值比率，这是效率问题的征结所在。

驱动阻性负载的 AB 类放大器如图 1 所示。在理想状态下，电源加到负载上的功率为 V_{oms}^2/R_L ，加到系统上的功率与电源输出的平均电流 V_{ave}/R_L 和电源电压 V_s 的乘积成正比，效率就是这两个功率的简单比值。对很多波形来说， V_{ave}/V_{rms} 的大小可以很容易运算出来，这些波形以及相应的电压比值分别为：方波，1；正弦波， $2\sqrt{2}/\pi$ ；高斯噪音， $\sqrt{2}/\pi$ 。对一个理想放大器而言， V_s 就是峰值输出电压 V_o 。这种情况下效率减少到 $V_{oms}^2/V_p V_{ave}$ 。从该式可以看出，输出讯号的电压均方根值、均值和峰值这三个特征值对于运算效率都是必须的。对于 ADSL 讯号(高斯讯号)，采用理想 AB 类放大器的效率为 0.24($V_s=17.54V$, $V_{oms}=3.32V$, 静态功率 $P_0=0$ (见公式 2))。

应用中存在的问题

然而，下面的两点使问题更加复杂化：首先，总有一些偏置电路和参考电路要消耗掉一部份静态功耗(P_0)；其次，考虑到晶体管及其它组件上不可避免地会产生压降，实际放大器的 V_s 总要比 V_p 高一些。ADSL 讯号线上的峰值电流大约为 175mA，因此良好的线路驱动器都要求 1 至 2V 的净空电压。ADSL 讯号波形的波峰因素 (crest factor) 即峰值对平均电压的比率是产生上述问题的原因所在，要求电源为很少出现的峰值提供比维持平均输出要高得多的净空间电压，因而增加了静态功耗和平均功耗。


	电源电压(±V)		效率		总功耗	
	理论值	实际值	理论值	实际值	理论值	实际值
AB 类	8.77 V	12 V	0.24	0.17	500 mW	710 mW
G 类	3.33 V, 8.77 V	5 V, 15 V	0.51	0.25	237 mW	485 mW
H 类	2.92 V	5 V	0.58	0.27	209 mW	450 mW

值得注意的是，放大器输出级的一些偏置电流实际上加到负载上去了，这意味着大多数情形下实际的 P_0 值比产品手册上所声称的值小，对于不同结构的放大器会有所不同。将实际的电源电压 V_s 替换 V_p ，并加上静态功耗 P_0 ，效率公式可以重写成公式 1 的形式，其中， P_0 是加在放大器输出端负载上总的功率， P_0/E 是系统的总功率。ADSL 讯号的效率运算如公式 2 所示。

将这些结果应用到第一代 AB 类 ADSL 放大器中(见图 2)。返回讯号由电阻实现终结，每个电阻的阻值等于期望电阻的一半，这意味着放大器必须对负载提供 23.4dBm 的功率，一半的输出功率都将损耗在这些电阻上。因此，在运算净功耗($P_o = 220\text{mW}$)时必须把该因素考虑进去。此外，由于这完全是一个微分电路，在效率公式中我们使用 V_{oms} 微分的一半。

图 2 中的变压器提供了隔离和阻抗变换功能，改变变压器的线圈匝数比可以提供满足驱动要求的电压。实际上，对于没有净空电压要求和静态电流的理想放大器来说，很重要的一点就是每个匝数比(N)都有一个对应的 V_s 值，并产生同样最大的效率。

但是，高匝数比会产生很小的驱动阻抗、高峰值电流以及高被动损耗，因此，一般都要避免采用高匝数比。由于 P_o 值会随 V_s 增加而增加，对净空电压(以总电压百分比表示)的要求随 V_s 增加而降低，因此，对于每一个特定的匝数比，放大器实际上都会有一个峰值效率。如果在某一个匝数比所对应的 V_s 值和峰值输出电流与系统的要求一致，那么这个匝数比就是一个理想的选择。第一代放大器要求的典型参数值为： $\pm 15\text{V}$ 电源电压、15mA 静态电流、匝数比为 2:1，因此整个



公式 1	公式 2
$\text{efficiency}(\%(\text{casin})) = \frac{1}{\frac{V_s V_{oms}}{V_{oms}^2} + \frac{P_s}{P_o}}$	$\text{efficiency}(\%(\text{casin})) = \frac{1}{\frac{V_s}{V_{oms}} \sqrt{\frac{2}{\pi}} + \frac{P_s}{P_o}}$
公式 3	公式 4
$\epsilon(\text{casin}) = \frac{1}{\frac{V_s}{V_{oms}} \sqrt{\frac{2}{\pi}} \left(1 - e^{-\frac{2P_o}{V_s V_{oms}}}\right) + \frac{2V_s}{V_{oms}} \sqrt{\frac{2}{\pi}} e^{-\frac{2P_o}{V_s V_{oms}}} + \frac{P_s}{P_o}}$	$\epsilon(\text{casin}) = \frac{1}{\frac{V_s}{V_{oms}} \sqrt{\frac{2}{\pi}} \left(1 - e^{-\frac{2P_o}{V_s V_{oms}}}\right) + \frac{2V_s}{V_{oms}} \sqrt{\frac{2}{\pi}} e^{-\frac{2P_o}{V_s V_{oms}}} + \frac{P_s}{P_o}}$

2.4W。由于其余的单埠功率已经减少到 400mW 以下，放大器的这种功耗水准是不可接受的。

目前的 ADSL 系统几乎都在反向终结电阻上采用综合输出阻抗来减少传输时的损耗(见图 3)，这使得透过运算阻值给出适当的终结电阻和正向增益成为可能，但采用该方法会使返回讯号衰减。值得庆幸的是，目前的接收放大器性能已经有很大的提高，线路终结电阻的阻值可以降低近 10 倍，因此放大器只须提供 121mW 的输出功率，以提供 110mW 的线路驱动功率。现在的 AB 类驱动器性能也有很大改进，在 $\pm 12\text{V}$ 时只需要 4mA 的电流，产生的总功耗约 750mW。

双电源设计

采用双电源，设计工程师就能同时满足静态功耗和高 V_s 电压的问题。在实际应用中，一组低电压电源提供大部份静态电流和输出驱动，另一组高电压电源只提供峰值讯号电压。采用双电源的放大器至少有两类：第一种为 G 类放大器，它有几组外部电源；另一种为 H 类放大器，其电荷泵电路会根据需要将低电源电压提高。H 类放大器的优点是不需要额外的外部高电压电源，目前市场上已有只需要一个 12V 电源的 H 类 ADSL 放大器。

由于存在上面几种不同情况，现在的效率运算更复杂。对于 ADSL 而言，必须运算两个区域的平均输出电压：输出电压从 0 转换成 V_T 时， V_T 为输出端的转换电压，此处电流从低电压电源切换到高电压电源；电压从 V_T 至无穷大时，电流由上端的电源提供。在运算电源所提供的功率时，分母有两项：对于 G 类放大器，一个电源就有一项；对于 H 类，需要额外的一项来运算电荷泵的电流。电荷泵电容器的电流按时间的平均值必须为 0，这样在峰值时的电源电荷必须要用 +V 电源或 -V 电源电流代替，即公式 4 第二项中的倍数 2。与上面的形式相同，效率的两个公式如公式 3 和 4 所示。

很明显，当 V_T/V_{oms} 接近 2 时，采用 G 类放大器的效率具有一个峰值，这意味着在大约 3.3V 附近存在一个转换点。一个理想的 G 类放大器 V_{s1} 应该为 3.3V， V_{s2} 要正好等于峰值讯号电压 8.77V。在该条件下的效率为 0.51。

在双电源系统中，电荷泵可以将 $\pm V_s$ 提高 3 倍，因此理想的 H 类放大器 V_s 为 2.92V(8.77V/3)，效率为 0.58。净空电压和允许透过二极管的压降来隔离两个电源意味着可以采用约为 $\pm 5\text{V}$ 的主电源，在电源电压为 5V、静态电流为 10mA 时，H 类放大器总功耗可以达到 450mW，低功耗特性得到很大的提高。


表 1 为不同类放大器的性能比较，表中的所有结果都是由图 4 的电路得到。第一步是运算 P_o 和 V_{oms} ， P_o 是线上总的输出功率(110mW)再加上所有的损耗，这里只考虑了产生在后端终结电阻上的功耗 121mW。 V_o 为输入电压乘以 N 再除以 k 得到的线上电压，选择 N 和 k 使 V_{oms} 为 1.66V 时的净倍增因子为 1。

下一代手机电源管理面临的挑战与设计趋势

2003 年中国大陆手机市场的两大特点是：由于终端用户市场还看不到对 3G 应用的迫切需求，3G 商业化部署和执行前景仍不明朗；手机更新换代首次成为这一市场的主要成长动力，新的用户成长已经减缓，电信服务厂商需要为现有用户提供更多的

新服务来增加营收和扩大市场占有率，如简讯、电子邮件、彩色屏幕显示、上网、和弦铃声、音乐、游戏、影像、新闻和体育快讯等。这么多功能的整合对手机的电源设计和管理提出了极大的挑战，这主要是因为多功能带来的高功耗大幅降低了锂电池的工作寿命，如使用手机上网时很可能一两个小时手机就没电了，而电池工作时间又是最终用户最关注的指针之一。

在目前新的高能电池技术(如燃料电池)仍不成熟的情况下，下一代手机的电源管理便只能从提高电源利用率和降低功耗这两个方面着手。原则上讲，我们可以透过尽可能多地利用功率转换效率较高的 AC/DC 或 DC/DC 开关电源转换器尽可能地降低电源电压和采用动态电压调整等技术或方法来尽可能地延长手机电池的工作寿命。下面我们将从射频、基频、背光、音讯放大、充电器等五个方面来讨论下一代手机电源管理面临的挑战与设计趋势。



位于射频部份的发送功率放大器是手机中最耗电的组件，最大峰值电流差不多要达到 1A，在典型的应用情景下，它几乎要消耗一半的手机电池能量。因此，对设计工程师来说，这部份要特别加以关注。目前手机功放组件市场仍以砷化镓 HBT 占主导地位，但未来采用增强型准晶高电子迁移率晶体管(E-pHEMT)技术的功率放大器将可能成为手机功放的新选择。该类组件的工作电压可低至 2V，而且由于采用了一种自动调节技术来解决温度漂移问题，避免了在 HBT 技术中采用的限流电阻，因此该类芯片能有效地降低射频部份的功耗。典型情况下，采用 E-pHEMT 技术的功放可以将电池使用寿命提高近 15%。该类组件未来可望在 CDMA/GSM 手机中得到大规模的应用。

射频收发器也是射频部份的一个大功耗组件，在发送或接收状态下，其消耗的电流约在 50 到 100mA 之间。除了耗电以外，收发器还为设计工程师带来了另外一大挑战，那就是从手机中其它零组件的电源处接收到的噪音可以大幅影响收发器的整体性能。因此，设计工程师应当将收发器的电源很好地隔离开来以解决潜在的噪音问题。

手机基频组件是除功放外功耗最大的地方。通常这部份的功耗可以透过降低工作电压和执行频率来进一步降低，如动态电压频率变换技术可以根据工作状态调整处理器的工作时脉和工作电压。此外，选择合适的降压转换器也对降低系统整体功耗有很大帮助，一般来说，LDO DC/DC 转换器静态电流低，较适合于输入输出电压相差不大的应用场合，开关模式 DC/DC 转换器功率转换效率高，较适合于输入输出电压相差较大的应用场合。由于未来手机各种功能模块需要的工作电压不尽相同，因此未来的电源管理芯片肯定是朝着多输出电压、高输出电流和高整合度的方向发展，如最近安森美就针对手机市场推出了两款高整合度的电源管理专用 ASIC NCP4110，NCP4110 可同时提供七个 LDO 和一个同步降压型转换器。

随着手机增加更多的音讯功能，如 MP3 播放、多和弦铃声和 FM 广播等功能，音讯电路所产生的功耗增加，最佳化音讯电路的低功耗设计也成为延长电池使用时间的一个重要方面。手机应用要求音讯组件具有较好的噪音抑制(PSRR)、高功效、低工作电压和最少的周边被动组件，一般的应用中采用 LDO 来提供音讯放大器电源以实现最低的 PSRR，这将产生 LDO 信道的功率损耗。根据对功放组件接通和切断时所产生的频谱进行分析，如果音讯放大器的 PSRR 可以提高到超过 60dB，则可以去除 LDO，因而可有效降低音讯电路功耗。


彩色屏幕显示正成为下一代手机的标准配置，而彩色屏幕要求提供白色 LED 背光。通常情况下，一个 LCD 彩色屏幕的均匀背光需要 3 到 4 个或更多的二极管，智能手机可能需要 6 个或更多。由于游戏功能和无线接取功能需要长时间的背光照明，因此背光功耗也是手机功耗的一个重要组成部份。从技术上讲，要实现均匀的白色 LED 背光通常要带来两大设计挑战：一是二极管正向电压要达到 3-4V(与锂电池要同)，因此需要一个升压转换器；二是必须控制二极管电流，以保持均匀的亮度及颜色纯度。目前两种常用的升压方案是电荷泵和电感升压转换器，前者的优点是需要的外部零件少而且不需要包含稳压电路，缺点是输出电流有限制，后者的优点是可产生较高输出电流和稳压输出，缺点是需要较多外部零件、需要更大 PCB 板面积和产生较大 EMI。此外，为保持均匀亮度和颜色纯度，必须控制二极管电流差小于 10%，目前主要采用电流控制稳压架构。

在外置式手机充电器 / 配接器部份，开关型变压器正迅速取代传统的笨重的线性变压器，因为高频开关变压器与线性变压器相较不仅重量非常轻，而且体积也要小很多。安森美半导体公司亚太区模拟集成电路产品部经理陈柏勋指出：“为充电器 / 配接器应用开发的任何开关电源都需要一个起隔离作用的开关变压器。”充电器应用的一个关键要求是安全性，而变压器可将很高的 AC 电压与很低的可携式设备的充电电压隔离开来，它的主要作用是防止雷击。

编者按：未来的手机会整合更多需要耗电的功能或特性，如何延长电池使用寿命成为一项重大课题。结合中国手机产品的研发趋势，本文将从射频、基频、背光、音讯放大、充电器等方面探讨下一代手机电源管理面临的挑战与相应的新技术和解决方案，并提供了一些降低电路功耗及噪音的设计思路。

混合讯号整合是未来可携设备电源管理的关键

可携式电子产品的消费者不仅要求更小的外型尺寸和更长的工作时间，而且要求更多的功能。但更多功能通常意味着更多的功耗。例如，3G 智能手机将提供更多的功能，但 3G 视讯通话的功率需求几乎是 2G 语音通话的两倍。



在充电时，锂离子电池的标称电压是 3.6V，该电压随着电池的消耗而下降。在 2G 手机中，电池一般在 3.3V 就停止工作(手机被关闭)。因此，在手机的使用过程中，线性调节器被用来将电池电压变换到更低的电压，以适应各个供电电平(power rail)的需要。3G 手机的功率需求更大，这可能导致电池被更快耗尽，除非我们找到一种更有效的方法来提供供电电平。设计这些供电电平的系统开发人员必须平衡以下相互冲突的目标：最小封装的电源芯片与不断增加的功率需求；最长的电池寿命和可接受的电源噪音 / 纹波与最佳的效率。幸运的是，最新的电源芯片和电源管理技术以及半导体制程和封装技术的最新进展可以满足这些要求。

锂离子电池管理技术由三部份组成：充电控制、电池监视和电池保护。充电控制 IC 已经取得了重大发展，从具有外部通路组件的线性控制器到具有整合开关的开关控制器。电池监视 IC 类似于汽车的油量表，其整合的微控制器透过一个直接与 DSP/CPU 相连的简单通讯接口，向后者提供剩余容量、用完之前的时间、电压、温度以及平均电流值等信息，而 DSP/CPU 必须根据这些数据运算剩余的电池使用时间。笔记型计算机的电池监视和保护 IC 通常与电池封装在一起，这种做法很可能也将在行动电话和其它手持设备上流行。

设计人员必须决定用于系统各个部份的电源转换 IC 的类型。可供选择的 IC 包括基于电感的开关转换器(具有整合 FET)、无电感的开关转换器、电容器型充电泵或线性调节器。每类转换器与其它类型相较都具有自身的优势。就效率而言，基于电感的开关转换器具有最高的效率，其次是充电泵和线性调节器。反过来，线性调节器不会产生输出纹波噪音，而充电泵具有一些输出纹波，开关转换器则具有相对最大的输出纹波。就整个解决方案的尺寸而言，线性调节器是最小的，通常仅需要一个输入和输出电容器。除了输入和输出电容器之外，充电泵需要一个或两个额外的‘执行’电容器，而开关转换器需要一个封装大小不等的电感器。为了使开关转换器达到最大的效率，把一个更高的供电电平下降到一个更低的供电电平通常比把一个低压供电电平上升到一个高压供电电平更有效。

智能手机的不同组件具有不同的电压、电流和噪音需求。例如，射频部份需要一个具有极低噪音和高电源抑制的供电电平来保证最佳的发射和接收性能。因此，虽然效率较低，但不产生输出纹波的线性调节器仍然是这种供电电平的最佳选择。与之相反，DSP/CPU 核心电压已经下降到 1V 左右。所以为了提高此供电电平的效率，合适的方案是基于电感的开关降压转换器。用于给显示屏幕提供背光的白光 LED 则可以由充电泵或者基于电感的升压转换器来供电。

有助于最佳化效率的各种电源管理技术可以在系统各个部份发挥作用。例如，3.3V I/O 可以由一个高效的 SEPIC(单端初级电感转换器)升压转换器来供电，它允许锂离子电池工作至最低电压(大约 2.7V)才耗尽。由调节器提供的电流电平是来自 3.3V 电源，因而提高了效率。

动态(或自适应)电压调节(DVS)技术透过 I²C 等通讯总线，将处理器和转换器连成一个死循环系统，它可以动态地将电源电压调整到正常工作所需的最小电平。由于处理器的功耗正比于其电压的平方和工作频率，因此如果利用 DVS 和频率调节技术，DSP/CPU 的电源效率就能够得到大幅提高。

功率放大器为了在最大发射功率下获得最高效率而做了最佳化。因为大部份手机在工作时比较接近基地台，所以手机射频可以把发射功率降低到合格通讯品质所需的最小值。透过利用 DVS 技术和最最佳化地调整功放的电压，电源效率可以提高 10% 到 20%。


最新的开关转换器设计具有非常低的输出纹波，而且许多设计具有抗振铃电路以减少开关节点的电磁干扰(EMI)。尺寸不断缩小的制程技术可以生产出更小的 FET，这些组件不仅具有更小的芯片面积和封装尺寸，而且具有更低的栅级电容器和更快的开关速度。对基于电感的开关电源而言，更快的开关速度意味着更小的电感。与此同时，最新开发的芯片制造制程具有更低的漏电流和更低的阻抗(有时采用铜发配)。这分别意味着更低静态电流的 FET 和更低导通电阻的 FET，最终结果都是获得更高效率的组件。

新型封装允许在更小的封装里提供更多功能和容忍更多功耗。例如，一个具有整合 FET 通路组件的锂离子线性充电器可以被封装在 $3 \times 3 \text{mm}^2$ 的 QFN 封装中，在适当的环境温度下，该封装允许的最大功耗达 1.5W。此外，可携式电子制造商正要求把最新的和已有的电源 IC 封装在无接脚的芯片级封装中。

尽管分离方案似乎更适合手机各个部份对电压、电流和噪音的不同需求，但为了节省空间和减少整体成本，要求把其中一些分离组件整合在一起。整合所遇到的许多障碍，尤其是在同一个芯片上整合高电压和高密度制程的能力已经被克服。

数字基频部份需要高密度制程来完成数字讯号处理，而模拟基频和电源管理部份需要高电压组件。RF 部份，尤其是 PLL(锁相环)需要针对高频工作最佳化的 BiCMOS 组件。从历史上看，数字电路设计者只关注推动高密度制程的发展，所以需要高电压组件的电路只能采用不同的制程来实现，这意味着分离的数字芯片。

最近，半导体制造商不仅在开发针对高密度和高速度应用、具有更小栅极长度的单 BiCMOS 制程，而且还竭尽所能扩展组件的高电压能力，以用于模拟和电源应用。有关整合的另一个问题是有限的灵活性。然而，新的制造制程技术(包括用于对输出供电电平编程的整合 EEPROM 和后封装调整)使得对现有芯片(如具有不同固定输出电压的芯片)进行简单的修改变得更容易、更快速和更便宜。



事实上，最新的制程技术使得整合、修改或利用现有的分离芯片设计，以产生不同等级的整合芯片变得更容易。例如，普通双开关转换器 IC、高 PSRR、低噪音的双线性调节器、专用的 TFT 显示器和白光 LED 电源以及手机、PDA 和数字静态照相机的多任务电源解决方案都已经上市或者将在今年底推出。针对特定产品的电源解决方案已经整合了周边组件，如用于行动电话的振铃和蜂鸣器控制器以及用于 PDA 的通用 I/O(GPIO)。

作者: Jeff Falin
可携电源管理产品部应用工程师
TI 公司

开关电源延长手持设备的数据 / 语音通讯时间

新一代可上网手持设备现正陆续上架销售。新型的移动电话、智能电话和掌上计算机不仅比前几代产品更为小巧美观，而且能够以比传统调制解调器快许多倍的速度发送电子邮件、html 网页和图片。

不过，系统设计者必须在不增加电池体积和重量的前提下，保证设备能维持足够长的使用时间。在这些设备中，高效电源系统能节省大量毫安小时的模块主要有三个：核心处理器、彩色显示器背光，以及 2.5G/3G 蜂巢式射频系统。一种针对蜂巢式射频系统的解决方案就是：在非全功率发射时，使用降压开关调节器动态地降低功率放大器(PA)的供电电压。

基本上，在任何一个系统中改善电池使用寿命的关键是弄清能量在哪里被消耗掉。在典型的手持式蜂巢式射频系统中，PA 通常直接由锂离子电池供电，而且它已按照峰值输出功率时效率最高的准则进行了最佳化。不过，因为在大部份发射时间里射频系统都处于非全功率状态，所以在 PA 中的射频讯号通常幅度很小，不需要电池提供满额电流。


因此，为了节省以前被浪费掉的能量，我们可以借助一个高效的直流一直流降压转换器把 PA 供电电压降下来。降压调节器(如 Maxim 公司的 MAX8503)和 InGaP 异态结双向三极管(HBT)PA(如 Dynalinear 技术公司的 DT2032)的联合使用可以降低窄频 CDMA 射频系统所需的电池电流并提高供电效率。

由于 Dynalinear 公司 DT2030 系列 PA 所需的空闲电流只有 15mA，而且线性工作范围可低到 0.6V V_{cc} ，因此非常适于同 MAX8500 系列联合使用；不过，其它 PA 也可能有类似的性能改善。为实现最高效率，PA 保持良好的线性度并且在低 V_{cc} 电压时具有足够高的相邻频道功率抑制系数(ACPR)是非常重要的。

尽管其它公司的开关调节器或许也能胜任，但 MAX8500 系列是专为手持无线射频系统的 PA 供电而最佳化设计。这种调节器整合了一个 P 信道旁路 MOSFET，适用于满功率发射时降低 V_{batt} 和 V_{cc} 之间的压降。这一特性在使用具有大串联电阻的小型电感时尤为重要。其它关键特性还有：输出纹波低(5mVpp)，PWM 开关频率固定在 1MHz，在低输出电压下电源效率特别高，而 PA 绝大多数时间工作在低输出电压状态。

因为印刷板的面积为珍贵，因此人们宁愿牺牲一些效率也希望采用面积较小的方案。出于这个考虑，设计者常常采用两步方案，即把 V_{cc} 设定在 1.25V(低功率模式)或直接连接到电池(高功率模式)。由于开关调节器只用于产生 1.25V 电压，因此一

一个额定电流为 100mA 的小电感就足够了。同用于把调节器的电压和电流连续调节到 3.4V 和 500mA 的电感相较，这个电感要小得多。在两步方案中，低功率模式 V_{cc} 选取的一般原则是，在 10dBm 天线输出功率下通话的时间最长。非常方便的一点就是，1.25V 也是 MAX8504 预置的输出电压。



另一个可能的方法是四步方案，即把 V_{cc} 从 V_{batt} 分步降低到 1.5V、1.0V 和 0.6V。在这样的系统中，整体效率几乎等同于连续系统，而所使用的电感比较小，只要能支持 150mA 的峰值电流就行。

为全面比较 V_{cc} 的连续调节、两步调节和四步调节的性能，可以把电池电流与都市语音、郊外语音和郊外数据三种模式的概率密度函数(PDF)相乘。由此得到的 PDF 和平均电池电流可以度量实际

发射输出功率与设备到基地台的距离，以及被发射的信息(声音或数据)量的相关程度。虽然郊区数据 PDF 是一个估计值，但都市声音和郊区声音的 PDF 是在典型环境下测得并已成为产业标准。

依据这个准则，同不使用降压调节器相较，很显然在每一个模式下两步方法平均节省大约 40mA 电流。类似地，四步方法节省 52mA，而连续的 V_{cc} 调节节省还多一点，在数据模式下达到 62mA。

尽管能量有节省，但开关调节器的印刷板面积(4x4mm)显得太大了。不过，应当意识到它不仅整合了直流一直流降压转换器，而且还整合了低导通电阻旁路 MOSFET、驱动 MOSFET 闸的电平变换电路，以及降压转换器的反馈网络。如果用分离组件实现这些功能，占用的 PCB 板面积肯定会更大。

这款调节器的唯一缺点是在大功率旁路模式下， V_{batt} 和 V_{cc} 之间的压降比理想值稍高：当电流为 500mA 时达到 100mV(典型值)。这个指针会影响到电池的失效电压，但它仅仅产生在需要全功率供电的情况下，而这出现的概率非常低。不过，在 PA 吸取的峰值电流相对较小的系统(如宽频 CDMA)中，这个指针影响不大。此外，在采用连续 V_{cc} 调节时，旁路模式并不经常使用，因为锂电池电压在 4.2V 和 3.6V 之间时降压转换器提供 3.5V 的 V_{cc} 。在这种情况下，尽管设置的退役电压要比理想值高 100mV，但可以在电池正常工作寿命的绝大部份时间里降低电池电流，进而延长最大功率情况下的数据 / 语音通讯时间。

需要避免的第二个缺陷是在其它地方浪费电池电流。对于 RF 设计者而言，采用降压调节器来节省 40-60mA 是极为常见的方法，尽管使用低效率白色 LED 背光驱动器的基频设计者可以随手浪费掉 40-60mA。现有一些特小体积、特高效率的白色 LED 驱动器采用分离式充电泵，它们都以固定频率工作并保持在低纹波状态，因而可避免干扰灵敏的 RF 电路。

增加产品的体积和成本(例如加入 MAX8500)来延长数据 / 语音通讯时间的做法值得吗？这是一个复杂的问题，其答案取决于消费者的期望。尽管欧洲和美洲制造商表示感兴趣，但他们是否以及何时会实现这种方法依然不明朗，或许他们会选择其它方案，例如牺牲一些通话时间以使产品价格便宜点、体积小一点。

编者按：手机等无线手持设备的电池功率有一半左右是被其射频子系统中的功率放大器消耗掉的，因此如何高效地管理功耗很大程度上决定了锂电池的使用寿命。本文提出的一种解决方案可有效延长手持设备的数据 / 语音通讯时间。

作者：Karl R. Volk
应用工程师
Maxim 公司

RF ‘睡眠模式’可延长手机的电池使用时间

现代的手机具有比以往产品复杂得多的电路，仅是让接收器、音讯和处理器一直执行着等待一个电话就会迅速耗尽电池的电量。

对许多产品来说，很多时候都是组件‘开着’但并没在使用。处于‘待机’状态的手机就是最明显的这类例子。用户将手机‘开着’等待来电，但事实上它大部份时间什么事都不做。

手机大部份时间什么事都不做这一事实可被用来延长电池寿命。手机中的处理器完全可以在大部份时间都把很多功能关掉。它要仔细地规划醒来后的时间，以便检查是否有来自基地台的传呼讯号，验证是否还在覆盖范围内，在必要时切换到一个新蜂巢式，以及检查是否有来电。由于呼叫方的耐心也许有限，因此来电通知不会持续很长时间。尽管让接收器长时间关着可以节省电池使用时间，但经常打开它听听来电可减少错过来电的情况。

不连续接收和发射

GSM 系统具有称为‘不连续接收’(Discontinuous Receive, DRx)的节电方案。具体情况是,手机一直睡眠,每隔几个‘多讯框’(大约相当于八分之一秒的时间段)才醒来一次。系统可以指示手机每秒 4 次醒来检查是否有来电(DRx2),或大约每秒 1 次(DRx9)醒来。这种作法牺牲的是检测到来电所需的时间。在 DRx 作业中,处理器将关闭接收器并使自己进入低功耗的睡眠模式。一个内部定时器会在经过适当的睡眠时间之后重新激活处理器。

醒来的过程实际上相当复杂。在处理器醒来之后,它必须开启 RF 电路的 DC 电压。首先它要打开并调整合成器使之有机会稳定,然后它要打开接收器的各个模拟放大器部份并指示它们执行各自的校准例程。天线开关要切换到‘接收’,并且 RF 前端要开启。DSP 要激活并开始转换收到的突发数据。一旦接收到了数据,接收器的 RF 和模拟部份就会关闭,同时 DSP 会完成对已接收数据的译码,然后处理器将决定如何处理这些数据。除非处理器需要根据这些数据采取行动,否则它就会让自己进入睡眠,直到下次被唤醒。

我们可以简单地在突发接收之前提前足够多的时间就将所有东西都打开,以便使合成器可以调整好,并使 DC 自适应例程得以进行,但如果把各种电路的开启时间错开以便它们只在需要时才开启,那么几微秒的时间就可以节省几十毫安。其结果可能是,待机时的平均电流消耗可以节省多达 10%,这显然相当于待机时间成长了 10%,因而可能使你的产品具有竞争优势。

在 GSM 手机通话期间,RF 电路的时序也是类似的,但突发接收的产生要频繁得多,大约每 4.6 毫秒一次,同时突发接收与突发发射混杂在一起。对于 GSM 所用的时隙,接收器和发送器 RF 以及模拟部份每个都开启约八分之一的时隙。显然发射期间的功率放大器是最耗电流的,但具体消耗多少则不一定,因为对 RF 输出功率进行了动态控制使其讯号强度刚好足够达到基地台。此外,GSM 还有一项称为‘不连续发射’(DTx)的功能,它使发射器在用户没有说话时跳过发射脉冲。这一功能延长了电池使用时间,因为几乎每个人用电话时都有 50%的通话时间是只听不说的。定期发射脉冲仍然是需要的,以便使网络可以确认电话仍在覆盖范围内并且仍在通话中。

平衡功能的开与关

在实际的手机通话期间,尽管 RF 部份可以一会开一会关,但手机其它大部份电路,尤其是音讯电路,在整个通话期间是一直开着的。麦克风的偏置、放大和数字化信道必须一直连续执行,因为用户随时可能讲话。扬声器的接收音讯可以一会开一会关,因为只有接收到的数据中包含有必须送给用户的语音时才需要它。音讯放大器的模拟部份也将一直开着,这样可避免开关 DC 所引起的‘pop’音和‘click’音,并可放大背景中的‘舒适噪音’以便让用户知道他仍在通话中。但当远程的通话方没在讲话时,就不需要将接收到的数字数据处理成模拟语音,因而使 DSP 的一部份能够放慢工作速度或部份关闭以节省功耗。

其它会耗电的功能,例如背光或可照亮用户面庞的闪烁式多彩背光键盘,可随用户的意愿而打开,另外,虽然 LED 驱动电路和升压 DC-DC 变压器是为实现最高效率而设计,但用来点亮 LED 的电流通常不包括在估算通话时间时所用的电流值中。

通常情况下,大部份这些功能都被控制成一会开一会关。诸如 DC 漂移自适应等命令以及送给合成器的频率信息是透过一条 SPI 总线以极高速率发送的。透过将功率调节器、音讯及其它电源管理功能整合在一片 IC 中,芯片使能接脚的数量被降至最少,并且用一个命令就可以控制多个功能。

另一种流行的电池驱动设备是 PDA,所以更长的电池寿命也是市场所期望的。PDA 其实也只有部份时间在工作,如果 PDA 有无线功能的话,那么它将具有类似于手机的待机唤醒甚至发送与接收时序,并可在 RF 部份使用类似的技术来延长电池使用时间。但即使没有无线功能的 PDA 也可以使用一些电源管理技术来延长电池使用时间。

作者: Bill Poole
系统及应用工程师
Motorola SPS


用于可携式装置动态电源管理的嵌入式 Linux 技术

任何拥有笔记型计算机的人都会发现,当依赖电池供电时,可携式装置的行为与使用交流主电源供电时不同,包括显示屏幕变暗、处理器的时脉变慢、系统只要有可能就会转入待机或睡眠状态。PDA 用户也发现,在停止使用一段时间后显示屏幕将变暗,装置甚至进入睡眠状态。行动电话用户也已经注意到,背景光和按键照明在完成拨号之后会熄灭。事实上,这些可见行为的背后是软硬件技术和省电机制在发挥作用。

全速执行、待机和睡眠等行为都是利用 CPU 的固有能力，透过降低工作电压或时脉频率来节省功耗。除了全面改变系统状态外，大多数用户察觉不到的是，实际的电源管理也能够逐渐地改变系统状态，这种情况在一秒之内可以产生数百次。

任何动态电源管理策略的基础都是调整可携式装置中一个或多个处理器核心的工作电压和频率，此外，在高整合度的 PowerPC、ARM 和基于 x86 的系统中经常包含一个 DSP 或智能基频处理器。的确，诸如英特尔的 StrongARM 和 XScale 处理器、TI 的 OMAP 处理器系列以及 IBM 最近发布的 PowerPC 405LP 和 Transmeta Crusoe 等 CPU 都提供核心电压和频率的动态调节功能。不过，现代的嵌入式处理器具有非常高的电源效率，以至于 CPU 并不总是最主要的耗能组件，其它高耗能的组件包括高性能内存、彩色显示器和射频接口等。因此，如果动态电源管理系统只能调节处理器核心的电压和频率，那么它的用途将有限。

一个真正有用的动态电源管理方案应该可以采用与 CPU 核心执行相协调或相独立的方式，支持对一系列电压和时脉的快速调节。




DPM 架构

两个现有的电源管理方案分别来自于 PC 和笔记型计算机领域：一个是传统的高级电源管理(APM)方案，它目前仍然使用在许多基于 Linux 的可携设备中，但在基于微软操作系统的笔记型计算机和手持设备中已经被逐步淘汰；另一个是高级配置和电源接口(ACPI)方案，它是英特尔、东芝和其它一些公司支持的现行标准。在 PC、笔记型计算机、服务器、甚至刀片式通讯设备等商业硬件中，类似 ACPI 的系统是人们的首选，但它强烈依赖于流行的 x86/IA-32 BIOS 架构。

嵌入式系统通常没有类似于 PC 中的 BIOS，而且通常不具备那么高的机器抽象等级，能够把操作系统与低层次的设备和电源管理活动隔离开来。与其它瞄准电池供电应用的操作系统类似，在嵌入式 Linux 中，电源管理活动需要对操作系统核心和设备驱动程序进行特殊的干预。不过，需要重点强调的是，虽然低层次的动态电源管理是驻留在操作系统核心中，但电源管理策略和机制是来源于中介软件和用户应用程序代码。

接口和 API

理想的电源管理系统应尽可能对更多软件堆栈层达到几乎完全透明的程度。事实上，这是 Transmeta 公司在其 Crusoe 架构中所遵循的路线，而且已经成为基于 BIOS 的现有电源管理方案追求的目标。然而，具备手持设备设计经验的开发人员证实，系统内部各部份之间需要某种程度的直接合作，具体描述如下：



核心接口

在针对 Linux 的 DPM 架构中，核心中的 DPM 子系统负责维持整个系统的电源状态，并把 DPM 系统的不同电源管理模块联系在一起。如果核心的任何其它部份需要与 DPM 直接对话(尽管这种情况相对较少)，那么最好把 DPM 看成是为驱动程序、中介软件和应用程序提供服务的元素。

驱动程序接口

支持 DPM 功能的设备驱动程序比默认的驱动程序更了解系统状态：它们在外来事件的驱使下透过设定不同的状态来反映或遵循那些作业机制，或者透过来自核心 DPM 子系统的调用来反映或遵循那些作业机制。为了实现更精确的机制决策，驱动程序 API 也允许驱动程序注册与它们接口或由它们管理的那些设备的基础作业特征。

应用程序 API

应用程序可以分为三类：

- *电源管理知会型(PM-aware)应用程序
- *在电源管理知会 '包裹器' 中的传统应用程序
- *不具有电源管理的传统应用程序

电源管理知会型应用程序能够利用机制管理器提供的 API，设立其基本的约束条件，并强迫电源管理机制产生与其执行需求相匹配的变化。不直接具有电源管理能力的传统应用程序能够被‘包裹’在程序代码或补丁中，以达到较高的效率，但它们也能够根据更大范围的默认机制管理，按默认的行为执行。

在嵌入式 Linux DPM 下的实际机制包括以下 API，如 `dpm_set_os()`(核心)、`assert_constraint()`、`remove_constraint()`和 `set_operating_state()`(核心和驱动程序)、`set_policy()`和 `set_task_state()`(经系统的用户级调用)以及 `/proc` 接口。

对实时性能的影响

迄今为止，调整 CPU 电压和频率对系统的实时性能而言依然是一个重大挑战。任何参数的改变都将导致系统不稳定，重新锁定锁相环和其它动态时脉机制也需要相应的时间，这两个因素将使系统的响应出现长延迟(有时达到数十毫秒)，在此期间，CPU 既不能执行运算作业，也不能对外部事件(中断)做出响应。

TI 的 OMAP、英特尔的 Xscale 和 IBM 的 PowerLP 等嵌入式处理器能够在十几毫秒的延迟内调整频率，在数十毫秒的延迟内改变电压，而且所有这些动作都不会中断系统的作业，因而允许实现更大胆和更精确的节电机制。例如，在处理 MPEG 视讯讯框或 IP 语音包的过程中可以降低电压和频率。

实时性能面临的一个更普遍的挑战是，如何在睡眠模式期间对中断做出响应。虽然透过编程，大多数芯片上周边组件在收到中断之后都可以唤醒系统，但开发者必须谨慎地定义用于唤醒设备的机制，并把整个系统的延迟和内存类别考虑在内，以确保处理中断的执行时间和用户空间对事件的响应(优先延迟)。

向嵌入式 Linux 发展的趋势

理想情况下，用户既无需知道也无需关心支撑其手持设备的底层操作系统。现在，设备制造商对操作系统有了更多的选择余地。虽然微软一直非常重视品牌，但 Windows 系列操作系统进入手持设备市场(如行动电话)的规模却落后于 Symbian 和 Brew，也落后于嵌入式 Linux。设备制造商转向 Linux 的原因之一是可以利用标准的电源管理技术替代专有技术，这样既能达到更快的上市时间，同时又能满足终端用户和厂商的技术需求。

几个关键概念

作业点：在任何特定的时间点，系统都执行在一个特定的作业点下，该作业点由包括核心 CPU 电压、CPU 和总线频率以及接口设备状态的参数来描述。DPM 系统可以定义为，在程序执行和事件产生过程时，把系统从一个作业点转移到另一个作业点的一系列规则和程序。

例如，板上 LCD 控制器需要使用一个储存在片外 SDRAM 中的讯框缓冲器。当 LCD 控制器工作时，作业点需要指定足够高的内存总线频率来满足显示器刷新速率(由画素时脉频率决定)的需要。在 LCD 不工作的情况下(例如当 PDA 仅作为 MP3 播放器使用时)，降低 SDRAM 总线频率可以节省整个系统的功耗。

机制：通常，机制定义了电源管理系统及其组件的行为。在 DPM 架构中，机制被称为数据结构，为了精确地控制动态系统的状态，需要规定组件状态和设备状态的转换，以确保与总体电源管理策略相一致的可靠作业。

机制管理器：它是激活机制的用户程序或 Linux 后台程序(中介软件)。机制管理器执行用户定义的或专用的电源管理策略。它们可以作为核心的一部份执行或在用户空间中执行。机制管理器可以非常主动，如实时地响应应用系统对电源 / 性能的需求；也可以比较被动，如对于电池电源的变化，可以在更长的时间里改变机制。

作者: Bill Weinberg

技术专家


Monta Vista 软件公司

为便携式通讯设备选择最佳电池方案

便携式通讯设备越来越小巧，正确地选择电池是产品能否开发成功的重要关键。本文介绍了各种通讯设备对电池的要求，以及不同充电电池的优缺点及其适用场合，以便帮助工程师为便携式设计选择最佳电池方案。

在设计可携式和无线通讯设备时,工程师有多种电池解决方案可以选择,包括镍氢电池(Ni-MH)、锂离子电池、聚合锂电池(PLB)和高级锂电池(ALB)等。同时,随着消费者对造型精美的小型可携式通讯设备的需求日益成长,超薄型聚合锂电池和聚合体电池越来越受欢迎。但是,对于不同的可携式设备来说,它们适用的最佳电池方案也不相同。

没有一种电池可适用于所有的可携式产品。每种电池都有自己独特的优点,在挑选时应认真考虑。不同的应用对电池有着不同的要求,不过有几点是电池设计者应该考虑的:外型尺寸、电压、能量密度、温度性能、耗电率及充放电次数。



在笔记型计算机中的应用

工作时间为笔记型计算机设计首要考虑问题。由于笔记型计算机工作时温度高、处理器速度快并具有 CD-ROM 和 DVD 等配置,它需要非常强大的功率,镍氢电池几乎无法满足这些要求。锂电池 18650(直径为 18 毫米,长度为 65.0 毫米)是目前市面上能量密度最高、同时最为经济的电池,它用于多数笔记型计算机中。随着超薄笔记型计算机和次笔记型计算机(sub-notebook)的日渐流行,棱柱形锂离子电池也凭借其小巧的外形跻身笔记型计算机设计产业。

随着各种超薄电池的出现,设计工程师开始研究如何将其更好地装配到设备中。例如,PLB 和 ALB 的厚度仅为 3 毫米,而且可降低至 1 毫米,十分适用于小型设备。因此,PLB 或 ALB 可以嵌入到液晶显示器(LCD)和笔记型计算机的外壳之间,它既可作为小型笔记型计算机的主电源,也可作为大型高阶笔记型计算机主电源的备用电源。

多数领先的电源厂商同时生产 LCD 面板,结合这两种技术它们可推出更具优势的产品,而装配厂商只需光顾一家供货商便可购到整合了 LCD、电池和上盖(top cover)的笔记型计算机的整个组件。

在手机中的应用

由于面临着价格压力,过去许多手机厂商都选用镍氢电池以便降低成本。不过近年来手机已成为一种时尚物品,许多产品都具有可替换的个性化外壳及精美的外型。

随着手机尺寸不断减少,镍氢电池的标准也从 AA 发展到 AAA 和长 AAA。中低阶手机开始采用棱柱型镍氢电池,多数高阶产品则选用棱柱型锂电池。锂电池的价格大幅降低后,它们迅速成为中阶手机(有人甚至称之为赠品手机)的标准配置。

ALB 和 PLB 技术也在不断发展。标准锂电池的厚度为 4.8 毫米到 14 毫米,可满足目前多数手机的要求。不过,整合了蓝芽或 MPEG4 的新型超小产品和手机需要更多的空间来容纳额外的电路,因此它们需要尺寸更小的 ALB 和 PLB 电池。这些电池的能量密度与棱柱型锂电池相当(如图 1 所示),目前厚度仅为约 3 毫米。

当手机演变成为一种整合了邮件收发、拍照、视讯和无线数据传输等功能的‘通讯工具’后,它们耗电更多、电池使用寿命更短,因而对电池的选择也就更为严格。多数消费者都不希望由于增加了功能而缩短电池的使用寿命,因此手机设计工程师必须积极寻找方法提高电池电量。

在 PDA 中的应用

由于 PDA 的外形多变并且有多种电源可供选择,工程师在设计时面临的困难更大。他们必须考虑一系列问题,如:这款产品是否需要放进衬衫口袋中;是否具有网络连结功能;是否具有手机功能以及使用何种操作系统。设计者在选择电池时,必须考虑所有这些问题。


第一个问题是选择普通电池还是充电电池。对于一些不带手机或网络功能的初级产品,在选择时只需要考虑成本问题,因此碱性电池是首选。如何设计 PDA 使之达到最佳价位已成为设计人员的一个主要目标。如果 PDA 内建可充电电池,其销售价格势必提高。如果 PDA 的价格超过了消费者的心理价位,他们便不会购买,因此制造商也可选用不可充电电池或产品本身不带电池,而是让消费者自己选择。

目前市场上一些 PDA 产品具有上网、电话、MPEG、蓝芽及 MP3 功能,会迅速地耗尽电池。如果这些产品选用的不是充电电池,那么普通消费者便会成为电池‘消耗者’,他们不得不频繁更换电池以便享用这些性能。此外,为了节省电池用量,消费者便会尽量不使用 PDA 的无线功能。PDA 制造商最终都希望客户能尽量使用这些无线功能,这样透过它们与无线网络服

务商的合作协议，可获取一定收益来抵销相关设备组件的成本，这点与手机厂商一样。一旦这点成为事实，手机和 PDA 之间的界线便会变得模糊。

现在多数 PDA 采用锂电池或 ALB 和 PLB 技术。那些可装进衬衫口袋的小型设计可选择 ALB 和 PLB。设计工程师可将 ALB 和 PLB 嵌入 PDA 的塑料外壳下，以便节省出尽可能多的空间，而这样做仅会使总厚度增加 3 毫米。

在电动工具中的应用



电动工具的工作环境与其它设备大不相同，它的耗电率较为特殊。电动工具的电流可达 50A，而手机的耗电率仅为 500mAh。锂电池、PLB 和 ALB 等新型电池无法承受这样的电流消耗，因而此类设备只能选用镍氢电池。近年来，镍氢电池有了很大的改进，可满足此类产品的电流需求，不过对于多数电动工具厂商来说，这些电池使用寿命仍是个问题。镍氢电池的充放电次数为 500 次，而镍镉电池为 1,000 次。

镍氢电池的价格比同类的镍镉电池贵 30%到 50%，因此主要用于高阶设备中。大量产的电动工具，如电动螺丝起子和电钻的价格竞争十分激烈，因此普通用户不会考虑镍氢电池，尽管它的使用时间较长。而专业工具则开始使用镍氢电池，这样建筑工人和其它专业工人在一次充电后可使用较长时间。

在可携式扫描仪中的应用

可携式设备市场呈现高度细分的趋势，要针对不同的目标客户选用各种不同的电池。例如，可携式扫描仪可使用从镍镉电池到 PLB 的每种电池。用于仓储和货运服务的扫描仪通常使用能量密度较高的锂电池，与笔记型计算机用的电池类似。店内扫描仪则使用成本较低的镍氢电池或镍镉电池，因为它们使用时间较短。

此外还有各种无线设备，包括从注重外形和重量的穿戴式计算机到整合了 40 到 50 个电池的军用无线电充电基地台。穿戴式计算机、网际网络应用设备及电子图书等系统都可应用锂电池、ALB 或 PBL 技术，具体使用则视设备体积而定。如充电站和地面移动无线电等大型系统通常选择目前市面上能量密度最高的锂电池 18650，而无线蓝牙耳机则会内置硬币式锂电池及 PLB 或 ALB。

各种电池的优缺点

1. 镍镉电池是本文提及的各种充电电池中最早开始量产的，因此它也最为坚固耐用。每块镍镉电池的电压为 1.2V，多数应用需要多个电池串联或并联才能满足要求。镍镉电池最让人头疼的问题是它具有记忆效应，这一点严重限制了它在高阶设备中的应用。

考虑到回收和环保问题，镍镉电池在其它产品中的应用也较少。与其它电池相较，镍镉电池的耗电率、使用寿命都非常令人满意，而且在极差的温度条件下也能保持良好性能。但是，尽管镍镉电池比较经济，它的电量也较低。相同的镍镉电池工作时间大约只有镍氢电池的一半，因此多数镍镉电池都沉重且体积庞大。

2. 镍氢电池没有镍镉电池那么坚固耐用，在能量密度上也无法与锂电池竞争，但与镍镉电池相较它具有更佳的价格比。镍氢电池的电压与镍镉电池相同，每块电池为 1.2V。由于主要的电池应用市场如笔记型计算机及手机开始转为使用锂电池，镍氢电池的研发有所放缓，从理论上说，现有镍氢电池的电量也快接近其极限。因此，目前的研发主要是增强其耐用性，以便适用于电动工具和混合动力汽车等其它市场。

3. 从锂电池开始量产至今已将近十年。由于日益成熟，锂电池也变得更为坚固耐用，价格也有所下降。单个锂电池的电压为 3.7V，与三节镍镉电池或镍氢电池一样。能量密度高和自放电低是锂电池在市场上的成功法宝，目前这种电池还开发增加了许多新的性能。例如，锂电池厂商正开发无需保护电路的产品，以便进一步降低其成本。

从结构来看，锂电池可划分为圆柱型和棱柱型两种。圆柱型锂电池是所有充电电池中能量密度最高的，它们的直径通常为 17-18 毫米，长度为 50-67 毫米。由于笔记型计算机技术的更新换代紧跟半导体技术的发展，人们不断开发能在一定的封装中容纳更高电量的锂电池。在过去两年间，18650 锂电池的电量从 1,350mAh 发展为 1,600mAh、1,800mAh，目前已达 1,950mAh。2002 年还将发展到 2,150mAh。

与圆柱型锂电池相较，棱柱型锂电池的外形较小，同时能量密度较低，它们主要用于薄型的笔记型计算机和手机。棱柱型锂电池有各种外形，厚度从 4.8 毫米到 14 毫米不等，长度为 40 毫米到 67 毫米，宽度范围则为 30 毫米到 34 毫米。

4. ALB 电池与棱柱型锂电池的电压(3.7V)和能量密度大致相同，不过它采用一种超薄铝箔封装。由于其电解质不可燃烧，ALB 比标准锂电池安全，此外它在恶劣环境下性能较为稳定。

与锂电池相较，ALB 的主要优势在于其超薄设计。ALB 的厚度可薄至 1 毫米，电量则可高达 1,500mAh(如图 2 所示)。与 PLB 及棱柱型锂电池相较，ALB 电池不易膨胀(swell)(在恶劣条件下不到 0.1mm)并具有极佳的低温特性。例如，在摄氏零下 20 度时，ALB 能保持超过 50%的剩余电量。

ALB 不久前才实现量产，因此与锂电池相较价格较高。不过，随着合格率和产量不断增加，价格便会逐渐下跌，因而与棱柱型锂电池相媲美或超越后者。由于 ALB 技术还十分新颖，因此它的能量密度会不断改进。

5. 除了电解质不同外，PLB 技术几乎与 ALB 技术完全一样。PLB 的电解质是聚合体，因此安全性更高，它不会像 ALB 那样发生电解液泄漏情况。然而，尽管随着研发的深入，PLB 的性能会日益提高，但目前其低温特性不佳，而且较易膨胀。


PLB 的外形也十分小巧，它采用与 ALB 类似的铝箔封装，电量也与 ALB 大致相同。在许多应用中会同时使用 PLB 和 ALB 作为双电源。

6. 今后三至五年内会出现更多的小型无线应用，IVR 将成为无线头盔式耳机和手表式通讯器等超小可携式设备的主要选择。从本质上来讲，IVR 技术就是将一个锂电池压缩到硬币大小的封装中。

硬币式锂电池的电量有限(尺寸为 3.2x30 平方毫米时为 140mAh 到 150mAh)，不过已足够为这些小组件供电。尽管此项技术出现已有多年，但电池厂商目前才开始考虑量产，这主要是考虑到今后的需求较大。

电池技术的发展趋势

目前，无线应用发展十分迅速。电池厂商所面临的主要压力是如何为今后的可携式产品供电。预计今后的电池电量将会提高 5 到 10 倍，而目前只增加了 10%到 30%。



多数人认为今后会出现燃料电池。尽管燃料电池目前仍处于早期开发阶段，它却可以提供电池厂商渴望的电量。燃料电池投入使用后，在没有电源的情况下，消费者只需将其可携式设备插入一个燃料筒(如甲醇)便可进行连续充电。

如果将燃料电池与锂电池、ALB 或 PLB 电池结合使用，消费者便可在有电源时利用电源进行充电，在平地、森林或沙滩上时则将燃料电池的电量灌注到电池中，而不用担心出现‘电池不足’的提示。从技术和生产困难来看，燃料电池最早也得到 2004 年才能进入市场。同时，厂商还将开发其它多种技术，如高级太阳能电池和动力电池，因而改变充电

电池市场现有的局面。

本文小结

随着电池性能不断改善以及各种新技术的推出，目前仍然没有一种电池可满足所有可携式设备的需求，因而要选择电池解决方案越来越困难。不过了解每种电池的优势及不足对于一项新产品设计成败十分关键。随着产品设计越来越小、轻、薄，最终我们可利用各种电池技术和其外形来获得一种更为接近定制的电池解决方案。当各种无线产品越来越多时，原本传统的电池开发也逐渐成为一项十分尖端的技术。

作者: Ritch Russ
业务开发总监
显示器及组件部
东芝美国电子组件公司

用数字荧光示波器对开关电源功率损耗进行精确分析

随着电子产品对开关电源需求不断成长，下一代开关电源的功率损耗测量分析也越来越重要。本文介绍如何将数字荧光示波器和功率测量软件结合起来，迅速测定开关电源的功率损耗，并轻松地完成各项所需的测量和分析任务。

高速 GHz 级处理器需要新型开关电源(SMPS)提供高电流和低电压，这给电源设计人员在效率、功率密度、可靠性和成本等方面增加了新的压力。为了在设计中考虑这些需求，设计人员纷纷采用同步整流技术、主动功率滤波校正和提高开关频率等新型架构，但这些技术也随之带来了一些新的难题，如开关上较高的功率损耗、热耗散和过度的 EMI/EMC 等。

从‘关’(导通)至‘开’(切断)状态转换期间，电源会出现较高的功率损耗；而处于‘开’或‘关’状态之中开关功率损耗则较少，因为通过电源的电流或电源上的电压很小。电感器和变压器可隔离输出电压并平滑负载电流，但电感器和变压器也易受开关频率的影响，因而导致功率耗散和偶尔由于饱和而造成故障。

功率损耗分析

由于开关电源内部消耗的功率决定了电源热效应的总体效率，所以测定开关装置和电感器 / 变压器的功率损耗是一项极为重要的测量工作，它可测定功率效率和热耗散。

设计人员在精确测量和分析各种设备的瞬时功率损耗时，会面临下面一些困难：

- 需要测试装置对功率损耗进行精确测量
- 如何校正电压和电流探头传导延迟所造成的误差
- 如何运算非周期性开关变化的功率损耗
- 如何分析负载动态变化期间的功率损耗
- 如何运算电感器或变压器的磁芯损耗


测试装置

图 1 为开关变换简化电路图，MOSFET 场效应功率晶体管在 40kHz 时脉激励下控制着电流。图中的 MOSFET 没有与 AC 馈线接地或电路输出接地的连接，即与地隔离，因此无法用示波器进行简单的接地参考电压测量。因为若把探头的接地导线连接在 MOSFET 任何端子上，都会使该点通过示波器与地短路。在这种情况下，差分测量是测量 MOSFET 电压波形的最好方法。透过差分测量，可测定 VDS 即 MOSFET 漏极和源极的电压。VDS 可在电压之上浮动，电压范围为几十伏至几百伏，这取决于电源的电压范围。可透过下面几种方法测量 VDS：

1. 悬浮示波器的机箱地线。建议不要使用，因为这样不安全，对用户、被测设备和示波器都有危险。
2. 使用两个常规单端被动探头，将其接地导线连接在一起，然后用示波器的信道运算功能进行测量。这种测量法叫做准差分测量，虽然被动探头可与示波器的放大器结合使用，但缺少避免共模电压‘共模抑制比’(CMRR)功能。这种设置不能准确测量电压，不过可使用已有的探头，不必购买新配件。
3. 购买一个探头隔离器隔离示波器机箱接地。探头接地导线将不再为接地电位，并可将来探头与测试点直接连接。探头隔离器是一种有效的解决方案，但比较昂贵，其成本是差分探头的二至五倍。
4. 在宽频示波器上使用真正的差分探头。可透过差分探头精确地测量 VDS，这也是最好的方法。

透过 MOSFET 进行电流测量时，先将电流探头夹好，然后微调测量系统，许多差分探头都装有内建的直流偏移微调电容器。关闭被测设备，待示波器和探头完全预热后，可设定示波器测量电压和电流波形的平均值。感应度设置应使用实际测量所用的数值，在没有讯号的情况下，调整微调电容器，将每个波形的零位平均值调至 0V。这一步骤可大幅减少因测量系统内的静态电压和电流而导致的测量误差。


校正传导延迟误差



在开关电源内进行功率损耗测量之前，应先同步电压和电流讯号，以消除传导延迟，这一点很重要，该过程称作‘偏移校正’。传统方法是先运算电压和电流讯号之间的时滞，然后再以手动方式通过示波器的偏移校正范围调整时滞。但这是一个非常冗长乏味的过程。

一个较简单的方法是采用一种偏移校正夹具并选择合适的示波器，如 TDS5000 系列示波器。进行偏移校正时，将差分电压探头和电流探头连接到偏移校正夹具的测试点上，偏移校正夹具由示波器的 Auxiliary 输出或 Cal-out 讯号激励，如果需要还可用外部讯号源激励偏移校正夹具。

另外在示波器上还可使用相应的测量软件，利用其偏移校正能力自动设置示波器并运算由于探接造成的传导延迟。偏移校正功能随后可使用示波器偏移校正范围，对时滞进行自动补偿，测试设置准备好后就可开始进行精确测量了。图 2 显示了偏移校正之前和之后的电流和电压讯号。



非周期性开关讯号功率损耗

如果发射极或漏极有接地，测量动态开关参数则较为简单，但需在浮动电压上测量差动电压。若要精确测定并测量差动开关讯号，最好使用差分探头，可透过霍尔效应电流探头查看穿过开关的电流而无需干扰电路本身，此时也可用测量软件的自动偏移校正功能去除上述传导延迟。

测量软件的‘开关损耗’功能可自动运算功率波形，并根据采集的数据测量开关的最小、最大和平均功率损耗，在分析开关功耗时，这些数据非常有用。如图 3 所示，数据显示为 Turn on Loss、Turn off Loss 和 Power Loss。如果知道了接通和断开时的功率损耗，便可着手解决电压和电流跃迁，以减少功耗。

在负载变化期间，SMPS 的控制回路将变换开关频率以驱动输出负载。请注意，当负载转换时，开关装置的功耗也随之变化，所产生的功率波形将是非周期性的。分析非周期性功率波形是一件很枯燥的任务，不过测量软件的高级测量功能可自动运算最小功率损耗、最大功率损耗和平均功率损耗，为用户提供开关电源的相关信息。

负载动态变化功耗分析

在实际执行环境中，电源装置会连续产生动态负载变化，所以测量中很重要的一步是要撷取整个负载变化事件，并对开关损耗进行测定，以确保电源装置不会因这些原因而超载。目前大部份设计人员都采用具有深度储存(2MB)和高取样率的示波器，按要求的分辨率撷取事件。但随之而生的难题，是如何分析在各开关损耗点上所产生的大量数据，这时也可利用测量软件加以解决，图 4 是在开关电源上通过测量软件获得的典型功率波形结果。

在图中可以看到撷取数据中的开关事件次数和开关损耗最大值 / 最小值，此时用户可输入感兴趣的范围，以此查看所需的开关损耗点。只需在范围内选择感兴趣的点，软件便可在深度储存数据内查找该点，找到后在光标位置周围放大，以详细观察其活动。该功能加上前面提及的开关损耗测量功能可使用户迅速有效地分析开关装置的功率耗散情况。电磁组件的功率损耗另一种减少功率损耗的方法与磁芯有关。从典型 AC/DC 和 DC/DC 线路图来看，电感器和变压器是耗散功率的其它组件，不仅会影响功率效率，而且可造成热耗散。


电感器的测试通常采用 LCR 计，它使用正弦波作为测试讯号。但在开关电源里，电感器加载的是高压高电流开关讯号，都不是正弦讯号，因此电源设计人员需监测实际通电的电感器或变压器特性，此时用 LCR 计进行的测试可能无法反映实际情况。观察磁芯特征最有效方法是透过 B-H 曲线，因为 B-H 曲线能迅速揭示电源内电感器的特性。在电源接通和稳态期间，电感器和变压器表现出不同的行为特征。在过去，若想查看和分析 B-H 特征，设计人员须先撷取讯号，然后在个人计算机上作进一步的分析，而现在可透过测量软件直接在示波器上进行 B-H 分析，实时观察电感器行为特征。在做深入分析时，该软件还可在示波器上提供 B-H 图和撷取数据间的光标链接(图 5)。

B-H 分析能力还可在实际 SMPS 环境中自动测量功率损耗和电感器值。若需推导电感器或变压器的磁芯损耗，可在主磁芯及次磁芯上进行功率损耗测量，结果之差就是磁芯的功率损耗(磁芯损耗)。另外在无负载情况下，主磁芯功率损耗是次磁芯包括磁芯损耗在内的总功率损耗，这些测量值可进一步揭示功率耗散区的的信息。


作者: Godfree Coelho

技术行销经理 Tektronix


DC/DC 转换器的接地线设计



在设计印刷电路板时, 应
 仔细思考铜线的走线方式
 问题。如果没有充分考虑
 板的效率、最大输出电
 它特性都将会受到影响。
 两个主要原因则是地线
 源线(+B、VCC、VDD)
 及电源线设计合理,
 工作, 获得较好的性
 生干扰、性能指针恶化等问题。本文就 DC/DC 转换器的设计, 介绍一些通用的设计原则和地线连接




计工程师都会仔
 和零组件的放置
 这两点, 印刷线路
 流、输出纹波及其
 产生这些影响的
 (GND、VSS)和电
 的连接, 如果地线
 电路将能正常地
 能指针, 否则会产
 方法。



一些简要的设计原


印制线走线方式和
 响电路的性能。以下
 原则:

1. 用平面布线方式
2. 用平面布线方式
3. 按电路图中的讯号电流走向依序逐个放置零组件;
4. 实验获得的数据在应用时不应做任何调整, 即使受板的尺寸或其它因素影响也应原样复制数据。




则

零组件的放置常常会影响
 提出了接地线设计四个
 (planar pattern)接地;
 接电源线;




在设计中注意以上原则和要点, 可以减少电路噪音和讯号干扰。除了以上的基本原则外, 在设计铜线走线模式和组件放置时应谨记以下两点: 布线之间会产生杂散电容器; 联机长度会产生阻抗。在设计中注意线间杂散电容器和缩短布线长度有利于消除噪音, 减少辐射的产生。



设计工程师应注意以下几点(参见图 1):
 布局, 输入电流线和输出电流线应进行区别;
 2. 合理放置零组件, 保证它们之间的联机最短, 以减少噪音;
 3. 在电压变化很大和流过大电流的地方应小心设计以降低噪音;

4. 如果电路中采用了线圈和变压器, 必须小心进行连接;
5. 电路设计时, 将零组件放置在同一方向, 便于回流焊接;
6. 零组件间或零组件焊盘和焊盘间必须保证 0.5 毫米以上的间隙, 避免出现桥接。

在上面的几个基本原则基础上,
 1. 根据电路原理图进行组件的



PCB 设计示例

a. 升压转换器模式布线方式

在升压转换器中, 输出电容器(CL)的位置比其它组件更重要, 参考图 2。建议在 PCB 设计时注意以下两点:

1. 将输出电容器尽可能与 IC 靠近, 尽量减少电流回路。
2. 在 PCB 板的背面用平面布线方法进行地线连接, 板背面的接地线应透过一个过孔与板正面的接地线相连。

b. 降压转换器布线方式

在降压电路设计中, 肖特基二极管的位置很关键, 见图 3 所示。在 PCB 设计中注意以下几点:

1. 肖特基二极管接地点设计将影响输出的稳定性;
2. 肖特基二极管阴极连接线的长度将影响输出的稳定性;
3. PCB 背面用大面积铜箔作为地, 透透过孔与正面地连接。


减轻开关电源对 ADSL 调制解调器速率影响的折衷策略

为确保 ADSL 调制解调器具备恒定的数据吞吐量，设计工程师必须全面考虑电源对调制解调器速率的影响，本文从开关电源频率选择、电源纹波、体积和效率选择几个方面探讨了如何减轻开关电源对 ADSL 调制解调器速率影响的策略。

ADSL 调制解调器用双绞电话线传输信号，随着距离增加，双绞线上的高频信号会衰减，导致大约经过几千英尺距离之后调制解调器的速率开始下降，而随着环路长度达到 3 英里的临界点时，调制解调器的速率陡然下降。在环路长度最长时，ADSL 调制解调器的速率会下降到大约 100kbps，因而数据吞吐量会急剧下降。在这种线路长度情况下，传输信号的衰减可达 80dB 至 90dB。因此调制解调器必须采用降噪技术以提升信噪比(SNR)，或采用最小化串扰和干扰技术，以获得较大的信号动态范围。

不巧的是，在电源开关频率位置处调制解调器的 SNR 有一个最小值，这一最小值对传输数据速率有负面影响，它可降低调制解调器总的数据传输率。为了解决电源对调制解调器的影响问题，设计工程师首先必须了解电源开关频率与调制解调器工作特性之间的关系。

ADSL 调制解调器通常在 25kHz 到 1.1MHz 的频带传输数据。下行方向(到客户端)使用 138kHz 到 1.1MHz 的频带。上行方向(客户端到服务器)则使用 25kHz 到 138kHz 的频带。调制解调器将频带分成 256 个等间隔的副载波，这些副载波可以分配来进行语音传输、上行 / 下行数据传输以及缓冲区应用等。分配给每一个副载波的位数取决于噪声和干扰电平。




注入的方波幅度 (mVpp)	電源開關 頻率為 100kHz	電源開關 頻率為 250kHz	電源開關 頻率為 500kHz	電源開關 頻率為 1MHz
2	6.8	6.8	6.8	6.8
10	6.7	6.7	6.7	6.7
20	6.5	6.6	6.7	6.7
40	6.4	6.5	6.6	6.6
80	6.2	6.3	6.5	6.6

图 1 显示出电源开关噪声对 ADSL 客户端调制解调器上每一个副载波数据率的影响情况。一个 80mVpp、250kHz 的方波影响了 3.3V 的直流电压，并显著降低了 250kHz 副载波位置的数据率，而在其谐波分量如 500kHz 及 750kHz 副载波位置处的影响就比较小。方波信号的谐波遵循 $\sin(x)/x$ 函数关系，即在奇次谐波的倍数处取得峰值。图 1 中的数据代表了 11,000 英尺长的传输线的情况。图 2 显示出调制解调器总速率降低与电源开关频率以及纹波幅度之间的关系。这一数据显示纹波幅度以及开关频率都会影响调制解调器的总速率。例如频率为 100kHz 时，6.7Mbps 速率的纹波幅度是 10mVpp；频率为 1MHz 时，允许的纹波幅度高达 80mVpp。

开关频率与传输速率

有两个原因可以解释为什么电源开关频率越高，对总速率的影响就越小。一是开关频率越高，对频率更高的副载波影响越大，而在这些频率更高的副载波通常都具有相对较低的速率。二是频率越高，则其谐波在频谱上会分得更开，受影响的副载波也就更少。



电源开关频率高于 1.1MHz 时，对调制解调器速率的影响通常很小甚至没有影响，这是因为开关频率的基频成分高于数据传输频率。开关频率降到 100kHz 以下时，基频成分会低于第一个下行副载波，不过其谐波分量会影响最高达到 1.1MHz 的多个副载波。

开关频率对电源的影响

开关频率也会影响电源的指针，这包括电源体积、成本、效率和可靠性。其中任何一个指针都不可能独立于其它指针而最佳化，而且在绝大多数情况下，仅仅最佳化一个电源指针可能会导致整体解决方案的劣化。

这里存在一个错误观点。一般来说，设计工程师以为低频时不仅需要更多滤波，而且滤波组件的尺寸也会增大，因为滤波组件的尺寸和开关频率呈现反比关系。例如 100kHz 电路需要 22 μ H 的电感，而 1MHz 电路仅仅需要 2.2 μ H 的电感。由于电感尺寸随电感值的减小而迅速缩小，因而尺寸要小得多。

实际上,电感体积的缩小与电感值的减小并非线性关系。在某些特殊点,开关频率的提高并不能有效减小电感体积。另外,电感变小时,封装和焊盘所占电感总体积的百分比也会增大,这就减小了因频率提升而导致电感体积变小的缩小量。


对于防止耦合来说,具有闭合磁通路径和屏蔽的电感比‘空芯’的线轴类型磁芯更合适。闭合磁心结构可将绝大部份磁通线保持或限制在磁性材料内部,因而可防止其耦合到相邻零配件及信号线上。电感缝隙附近位置的磁场最强,所以布局布线时必须谨慎处置以确保敏感及高阻抗电路远离这一区域。由于必须使用更小规格绕线,因而带屏蔽电感的电流额定值比非屏蔽类型的电感要低 25%左右。所需的最小输入和输出电容同样也与频率成反比。频率增加,所需滤波量就会降低,因而所需的电容值也就降低。在较低频率情况下,陶瓷电容器不能提供滤波所需的大容值,所以通常使用铝电解电容、有机质电解电容或者特殊聚合体电容器。由于这些电容的 ESR 以及纹波电流有限,所以其体积随开关频率的变化非常小。

由于陶瓷电容的 ESR 非常低且容量有限,500kHz 以上频率的滤波器中可以选择陶瓷电容器。随着开关频率增加,每个导通周期由电容器提供的电荷总量会降低。因为电荷总量决定电容值,因此频率升高所需的电容值就会降低。然而和电感器一样,封装方面的问题会弱化由电容器体积减小而带来的好处。


尽管随着频率的增加,滤波组件面积会减小,然而控制电路的面积却维持不变。图 3 显示出总的电源面积以及控制电路和滤波器电路面积随频率增加而减少的情况。例如从 100kHz 到 250kHz 时,总面积大约减少 23%;而从 250kHz 到 500kHz 时总面积仅仅减少了 13%。

开关频率与效率

开关频率直接影响电源的效率。电源中主要的功耗组件是功率场效应管(FET)。FET 的损耗包含几部份,其中的一些部份同频率有关。FET 中的传导损耗与频率无关。该损耗是电源电流与 FET 电阻的函数。FET 损耗正比于频率,但也与栅极驱动、 C_{oss} (场效应管输出电容)、反向恢复、体二极管传导以及开关损耗有关。电源每经历一次开关周期,FET 将消耗一定数量的能量。一秒钟内电源开关的次数越多,则与频率有关的损耗就越大。



在低频情况下, FET 传导损耗占主导地位。在高频情况下,传导损耗维持不变,而同频率有关的损耗会增大。最大输出功率情况下,100kHz 和 1MHz 时电源中固定的损耗都是 892mW。100kHz 时与频率有关的损耗是 165mW,而在 1MHz 时这一损耗会增加到 1650mW。



电源可靠性和成本也与开关频率存在间接的关系。开关频率越高,效率就越低,从而导致工作温度升高。温度每升高 10°C 半导体组件的失效率会加倍。有关温度升高的评估如图 4 所示。

幸运的是,对温度上升造成的危害,设计工程师可以有几种做法: 1. 增加可用散热面积。这可能包括使用更大或多个平行部件,以及使用更大的印制电路板来散热。例如,用两个 SO-8 封装或一个 D-Pak 封装来替换一个 SO-8 封装就可以有效地降低结温。2. 增加冷却风扇、散热器,或同时使用冷却风扇和散热器。这两种做法都将增加电源的总成本以及电源体积,但是效果显着,例如对表面积超过 2.5 平方英寸的电源,在 1MHz 工作频率以及最大负载情况下,温度上升只有 45°C。

折衷办法

为确保调制解调器有恒定吞吐量,需要不断在开关频率与纹波、尺寸和效率之间进行折衷。电源设计工程师必须从系统的角度考虑电源的设计,要充分考虑所有的设计因素。

如果考虑的重点是减少面积,那么设计工程师就可以选择 500kHz 左右的开关频率。在 500kHz 开关频率下,由于调制解调器对开关噪声的灵敏度降低,且电源效率仍维持在可以接受的程度,因而电源面积几乎可以达到最小值。

如果决定性因素是损耗最小,那么电源应该运行 200kHz 到 300kHz 之间。在这一范围内,与频率有关的损耗保持最小值,并且电源效率也接近其最大值。然而为了确保调制解调器吞吐量维持在一个可以接受的水准,需要额外的滤波组件,这样会增加电源体积。

发展 ADSL 存在的问题

ADSL 技术具有许多优越性,但我们要一分为二。目前 ADSL 的技术仍控制在少数国外大公司手中,这种情况可能造成技术垄断。一些 Web 服务器的性能还远远不能与 ADSL 所提供的带宽相适应。两大主流标准 CAP 和 DMT 都有支持自己的生产厂家,标准暂时不能统一。

由于 ADSL 方案以现有的电话双绞铜线为接入线路,而电话线毕竟是为打电话而设计的,其传输品质和可靠性无法与现代通讯电缆相比。例如,它需补偿和克服比语音传输更大的衰减和串音(近端串音和远程串音),并且电话线从用户处直接通到电讯局的结构使它更易受到外界干扰。因此要获得比较满意的 ADSL 传输性能,


除 ADSL 设备性能之外,运营商需要提供高品质的线路。因为 ADSL 设备可以自适应选择传输速率,当线路不能满足要求时,传输速率就行不到保证。因此,在开始 ADSL 业务之前,要对线路进行测试和优化,如测试环路长度、环路电阻、环路损耗是否可接受,定位并去影响高速传输的加感线圈和桥分点,对线路误码率进行测试等。

总之,各种数据业务对传输速率提出越来越高的要求以及世界上各大公司对 G.Lite 标准的致认可,将极大地推动 ADSL 技术的发展和运用,而发展中国自己 ADSL 设备和业务也将成为未来研究的一个热点。


作者: John Betten
高级设计工程师

Michael Day
电源管理应用总监德州仪器公司


基于 IC 的热插拔保护电路应用



电路上电或热插拔时会产生很大激活电流和电压波动,这些现象将影响设备的正常工作,甚至导致整个系统的损害。传统采用分离组件的保护电路具有可靠性低、维护成本高等缺点,本文介绍的基于 IC 的热插拔保护电路在很少的周边组件下可以实现更高安全性和更低的整体成本。



为了满足特殊应用的要求,许多系统配置了 ESD 保护和抗突波电流、过流、欠压、过压等保护电路,有些保护电路与特殊的工业或产业标准相关,有些则符合特定的标准,如: UL、USB、IEEE、CSA 或 IEC。热插拔电路主要用于保护设备或作业人员,一些电源内部具有可调节的限流功能,以避免在上电时损坏设备。一般的 RAID 以及电信设备都具有热插拔保护,以便于改变电路板或磁盘驱动器。



热插拔电路的最低要求是提供突波电流限制,防止在大的容性负载加电时整个系统损坏。限流功能还有助于减少供电电源的尺寸,并防止在连接器接触时产生电弧。其它热插拔特性还包括:低等效串联电阻、断路器、状态指示、双插入点检测和电源就绪指示。保护电路增加了零配件数量和系统成本,并延长了开发周期和系统测试时间。但是,另一方面,保护电路实现了以低成本减少了设备在执行过程中所存在的隐患,如设备损坏、系统瘫痪延误工期、人员伤亡而引发官司、设备替换,并减少了维修费用和技术维修人员的工资等。

在系统中添加热插拔电路后,减少了突波电流和主电源,可以采用更小的滤波电容器,这样弥补了增加成本的缺点。热插拔电路为系统带来的其它好处还有:较细的联机和电路板布线,可以采用廉价的小型连接器,电源信道上允许采用通用的小尺寸组件。

最简单的限流组件是保险丝,它可以单独使用或与其它保护组件配合使用,由于保险丝可以有效地防止过流的冲击,它们在系统中既是必须的(如 UL 标准的规定),也是系统遇到灾难性故障时的最终防线。标准保险丝的主要缺陷是只能一次性使用,另外一种可替代的小型组件是多重保险丝,这种保险丝的实体尺寸可以根据流过其自身电流所产生的热量而膨胀或缩短,多重保险丝的工作电压范围受温度的限制,但它能够自复位,这是相对于标准保险丝的最大优点。

普通热插拔电路由电容器、齐纳管和 FET 构成,如图 1 所示。通过对连接在 Q1 栅、源极之间的电容器 C1 充电达到限制突波电流的目的。如果上电期间 C1 放电, Q1 的栅极与源极相当于短路, Q1 将维持开路。C1 充电时, V_{gs} 增大, Q1 缓慢开启。C1

的大小和 Q1 的 V_{gs} 指针确定了 Q1 的开启时间和负载电容器 C2 的充电时间。齐纳管 ZD1 用于防止栅-源电压超出其最大额定值。图 1 中 V_{gs} 的最大值是 $\pm 20V$ ，不能承受 24V 的工业电源或 48V 的通讯电源电压。周期性地开关电源时，负载电容器会放电，而 C1 保持有足够的电能维持 Q1 导通，如果在这种状况下接通电源，将有较大的突波电流流过负载，使得热插拔保护电路的限流特性大打折扣。图 1 电路的另一个不足是：限流功能只在上电时，并且 C1 放电后起才有效，否则，将无法在过流或短路时为系统提供保护，这也是采用保险丝的主要目的。

另外一种热插拔电路采用 PNP 晶体管(Q1)和检流电阻(R1)提供连续的电流检测和限流功能，见图 2。上电时，电流通过 R1 和 Q2 流入负载，如果电流足够大，在 R1 上产生的偏置电压使 Q1 导通，则 Q1 通过降低 Q2 的栅源电压制约 Q2 的导通过程。注意，利用一个如图 1 中的齐纳二极管可以增强 Q2 的栅源保护能力，防止 Q2 因栅源电压超出其额定值或 Q1 的 V_{ce} 超出额定值而损坏。该电路的最大好处是始终保持限流功能有效，但由于增加了电阻 R1 使系统功耗增大。另外，在 $-40^{\circ}C$ 至 $+85^{\circ}C$ 温度变化范围内，随着 Q1 V_{be} 的变化，限流值将会改变 $\pm 20\%$ 。图 1 中的齐纳管应该具有足够小以便保护晶体管，但是还要有足够高的耐压保证在整个负载电流范围内 FET 能够完全导通，并且使导通电阻 $R_{ds(on)}$ 最小。

基于 IC 的热插拔电路能够在极小的封装内提供多种功能，而且只需要少量的外部组件。图 3 是一个低电压热插拔电路，只需一个限流电阻 R1 和一个工作在 2.7V 至 13.2V 的串联调整管。该电路具有突波电流限制和两级过流保护：大电流故障时的快速响应和小电流、非连续电流故障下的慢速响应。图 3 的电路提供了连续的电流监测功能。与分离方案相较，基于 IC 的热插拔电路具有更高的初始精密度和较好的温度特性。图 2 中 PNP 晶体管的 V_{be} 温度漂移典型值是 $2mV/^{\circ}C$ ，当温度在 $-40^{\circ}C$ 至 $+85^{\circ}C$ 范围变化时，输出电压大约变化 $\pm 120mV$ 。图 3 中的 U1 在快速响应和慢速响应下的最大漂移分别为 $\pm 6.5mV$ 和 $\pm 20mV$ 。

在一般的晶体管指针中很少给出 V_{be} 参数，而图 3 中的 U1 则有准确的电压闸限定义，而且闸限电压较低，为 50mV，仅有 0.6V V_{be} 的 1/12。因此可以采用较小的检流电阻，并且功耗更低。另外，基于 IC 的热插拔电路还具有图 1 和图 2 电路无法提供的功能，包括：

可以使用低成本的 N 信道 MOSFET；


提供状态输出；

能够响应低电平和高电平故障；

提供上电控制接脚(ON)，适用于负载控制或双卡插入时的口线检测。

图 3 中的 U1 在检测到故障状态时能够闭锁负载电源的开路状态，充当一个断路器。如果需要自动重试和感应电压保护功能，可用 MAX4272 或 MAX4273 热插拔控制器替换图 3 中的 U1。

基于 IC 的高压热插拔控制器在 SOT23 封装内整合了更多的功能，图 4 中的热插拔控制器 MAX5902 可工作在 9V




至 72V 电压范围，只需一个外部 P 信道 MOSFET(Q1)即可实现基本作业。


该电路不需要外部检流电阻限制突波电流或检测故障状态，而是利用 MOSFET(Q1)的导通电阻 $R_{ds(on)}$ 作为电流检测组件。

图 4 中，U1 在系统上电时断开 MOSFET，而且当 ON/OFF 接脚为低电平或电源电压低于欠压闭锁闸限，或当芯片温度高于+125°C 时，MOSFET 将保持开路状态。如果不存在上述情况，U1 将在延迟周期结束时逐步导通 MOSFET(Q1)。在 MOSFET 导通过程中，U1 缓慢提升 Q1 的电压，允许负载供电电压的上升速率为 9V/ms。限制突波电流的电平与负载电容器和固定的电压上升斜率成比例： $I_{LIMIT}=I_{LOAD} \times 9V/ms$ 。负载电压最终设立后，U1 通过监视 Q1 两端的压差($I_{LOAD} \times R_{ds(on)}$)检测故障状态。如果压差超出了断路器的闸限值，U1 将切断 Q1，立即断开电源与负载的连接。

与分离组件方案不同的是，图 4 电路具有热切断保护、欠压闭锁输出保护和由 ON/OFF 接脚控制的切断功能，以及电源就绪状态指示，U1 可提供断路器功能，断路器具有自动重试或开路状态闭锁。对于采用-9V 至-100V 供电的设备，如-48V 的电信设备，可选用 MAX5901 替代图 4 中的 U1。



综上所述，基于 IC 的热插拔控制器与分离方案相较具有更多的优势，尽管分离方案成本较低，但如果考虑整个系统的稳固性和系统的研发周期、维修费用，分离方案可能具有更高的系统成本。较大的主电源和更坚固的连接器是导致分离方



案在实际实施中成本提高的主要原因。另外，分离方案还缺少状态指示、热切断保护、欠压闭锁，以及用于负载控制或电路板卡插入检测的开关控制输入。

作者: Mark Pearson

Maxim 公司

FlipFET MOSFET 非常适合于对空间敏感的负载管理应用

由于消费者要求产品具有更多的功能和更长的电池寿命，同时产品外形必须不断缩小，所以业界越来越需要更新和更好的负载开关技术。芯片设计和制造已经取得巨大进步，相形之下，封装就成为改善组件特性的一个主要局限。在一个功率 MOSFET 组件中，现有的封装技术通常要对其多达 30% 的导通电阻(RD_{son})负有责任。负载开关要求非常低的导通电阻，以便将传导功率损耗降至最小。此外，为了适应手持式应用不断缩小的外形，减少现有封装的占位面积正变得非常必要，与此同时还不能牺牲其目前承载硅芯片的能力。这些挑战促使国际整流器公司(IR)开发了新的 FlipFET 封装技术。FlipFET 技术是一种真正的芯片级封装(CSP)技术，它实现了新一代的超紧凑功率架构，而且在业界首次获得了 100% 的硅芯片 / 占位面积比。

在这种新型专有封装中，裸片本身就是封装。因此，漏电感以及其它与组件封装有关的损耗被降至最小或被消除，同时热阻也得到了改善。通过采用新的 FlipFET 封装，占位面积将减少 70% 以上，不及流行的 TSOP-6 封装的 1/3，同时可提供相同或更好的性能。采用这种新封装的任何一款 IR 低电压 HEXFET 功率 MOSFET 都可提供在业界中每单位占位面积最低的 RD_{son}，因此非常适合于各种对空间敏感的负载管理应用。

本文将介绍 FlipFET 组件，并探讨它们与现有封装相比的优点。我们还将讨论我们在设计中的一些考虑事项，以及与大批量可制造性相关的问题。我们还将考察两款为负载管理应用而优化的新型 IRF6100 和 IRF6150 P 信道 FlipFET MOSFET。

什么是 FlipFET 封装？

IR 的 FlipFET 技术利用了真正的芯片级封装：其裸片被钝化和‘凸起’以产生互连。‘免封装’的这项技术实现了硅芯片 / 裸片占位面积比达到 100% 的最终目标。由于省去了引线框架(lead frame)和塑料模具，因此消除了与封装有关的电阻和电感损耗，从而对于给定的 RD_{son} 可允许小得多的组件占位面积。裸片主动区域的钝化是通过在制造期间沉淀一个钝化层来实现的，它相当于最后的一道光罩制程。这可保护裸片免受湿气、灰尘等外部因素的影响。


与其它现有的功率 MOSFET 不同，FlipFET 组件中的栅极、漏极和源极都被置于裸片的同一个面上。这使得组件的所有连接‘凸起’都可以在同一个面上，从而实现了 100% 的裸片 / 占位面积比。图 1 展示了一个 FlipFET 组件。

FlipFET 组件还表现出改善的散热性能，从而允许设计者规划比标准小外形封装组件可能达到的更高功率密度。

FlipFET 封装与现有封装的比较

对于低功率便携式应用，TSOP-6 和 SOT-23 为表面贴装技术(SMT)提供的功率 MOSFET 封装直到最近仍是最佳的功率密度解决方案，但人们不断要求甚至更高的密度。

能很好地反映功率密度的一个指针是硅芯片 / 占位面积比。它是指用封装中的硅芯片(裸片)除以总占位面积所得的比率。图 2 显示了封装的发展历程，以及它们的硅芯片 / 占位面积比。我们从此图中可以看出，FlipFET 是最新加入的成员，并且比现有封装显著改善了硅芯片 / 占位面积比。SOT-23 的硅芯片 / 占位面积比约为 18%，TSOP-6 的约为 22%。



衡量封装产品性能的另一方法可以用空间品质因子(FOM)来表示，它是组件 RD_{son} 与占位面积的乘积。图 3 给出了各种不同封装之间 FOM 的比较。

BGA 封装技术很实用，因为板与封装之间的互连位于封装的底部。因此，采用 BGA 封装时，占位面积被减少为封装的外型。这种组件还提供了改善的空间 FOM(比 TSOP-6 减少了 53%)，以及 50% 左右的硅芯片 / 占位面积比。BGA 技术的总结是：焊球应被直接置于，或绑定在裸片上而不是在封装的底部。FlipFET 组件的空间 FOM 比 TSOP-6 约节约了 77%，如图 3 所示。



图 4 显示了 FlipFET 组件与 TSOP-6 和 SO-8 封装的视觉对比效果。

大批量可制造性

FlipFET 适合于黏着在陶瓷板和有机板上。焊接光罩和无焊接光罩定义的基板都能使用，它们的直径应为 250 微米。

表面涂层可以是通常用于 SMT 的几乎任何材料。许多评估测试已经成功地在非电镀镍 / 金板上进行。浸银或浸锡等涂层以及各种有机的表面防腐剂也将适用。我们不推荐热气平焊，因为它会在衬垫上产生不同的焊接量。这将导致裸片倾斜，从而降低可靠性。

从 FlipFET 组件到 PCB 的热路径非常短，因此它成为组件散热的首要方向。由于省去了塑料封装，从连接点到 PCB 的热阻 (RthJ-PCB) 被降低到了 35°C/W(典型值)。在设计印刷电路板时，势必要考虑组装的散热要求。例如，连接到更大的地平面将能提供比窄走线好得多的热路径。

IRF6100 和 IRF6150 FlipFET MOSFET

FlipFET 封装已被用于两种采用 P 沟道配置的 MOSFET 组件。IRF6100 是一个 20 伏的 P 沟道组件，IRF6150 是一个双 20 伏的 P 沟道组件。表 1 列出了组件的部份关键特性。



FlipFET 设计是基于 IR 的低电压、极低 RDson 的单元沟技术。这种极高信道密度的设计在每平方英寸上包含了超过 110x106 个单元，它已被成功用于众多的 P 沟道和 N 沟道、超低 RDson 基准的产品中，这些产品针对可携式、笔记型计算机和汽车应用。FlipFET 设计与传统的沟结构之间的主要差别是，它采用专有制程将漏极从裸片的背面转到了前面。

参数	条件	IRF6100(P沟道)	IRF6150(雙P沟道)
BVDSS	IDS=250 μA	-20V	-20V
IS 最大值	Tc=25 °C 和 VGS=4.5V	-5.1A	-7.9A
RDson	VGS=4.5V	42m Ω	23m Ω
RthJ-PCB	-	35 °C/W	17 °C/W

这些产品的典型应用包括在行动电话和笔记型计算机中的电池充电和负载开关电路。不过，FlipFET 封装可以用于其它 HEXFET 硅平台，从而为具有不同关键参数(如雪崩能力或开关速度)的各种应用制造优化的产品。IRF6100 可提供与

SO-8 MOSFET 组件相同的 RDson，而所占空间仅为后者的 1/3。

总结



行动电话、PDA、笔记型计算机和智能型电池组的尺寸正变得越来越小，而消费者要求越来越长的电池寿命，以便不间断地使用这些产品。与此同时，这些设备的外形正

在不断缩小。这些因素共同向建立功率管理电路的设计者提出了巨大的挑战。IR 的 FlipFET 功率 MOSFET 为设计者提供了显著的优势。采用新的 FlipFET 封装，占位面积将减少 70%以上，不足流行的 TSOP-6 和 SO-8 封装的 1/3。IR 的 FlipFET 利用了彻底‘免封装’的真正芯片级封装技术，从而使总的 RDson 比采用标准封装的同类组件减少了多达 30%。

IRF6100 和 IRF6150 是 P 沟道 MOSFET，已经针对极低 RDson 进行了优化，这使它们适合于负载管理和电池充电等应用。

作者: Dan Kinzer
 产品研发与工程部副总裁
 Tim Sammon
 封装研发部总监
 国际整流器公司

家电智能功率模块单驱动电源方案

由于双列直插式(DIP)智能功率模块(IPM)内置高压集成电路(HVIC),使采用单一控制电源供电成为可能。对控制电源的性能指标要求为: +15V(10%, $dv/dt \leq (1V/\mu s)$, $V_{纹波} \leq 2V_{pp}$ 。HVIC 组件通常会忽略掉脉宽 $<50ns$ 、脉冲幅值 $<5V$ 的高频噪声。这里值得注意的是,控制电源 V_b 应先于主电源(P-N 间电源)开启,并晚于主电源关断。

充电初始过程

为了使 IPM 正常启动,需要提供初始自举充电讯号。如图 1 所示,通过打开 N 侧的 IGBT,自举电容被充电,控制信号应具有足够的脉宽使自举电容能充满电。为了实现此初始化功能,在软件上应进行相应的处理,即增加初始化程序段。

参考参数:自举电容为 100 μF 、自举电阻为 50(情况下,初始充电时间约 5ms。

自举电容、电阻和二极管的选择

1. 自举电容 C1 的选择:

其电容值可通过下式来选择:


$$C1 = I_{Bs} \cdot T1 / (V)$$

其中, T1 为 IGBT1 的最大开通脉宽时间, I_{Bs} 为 IC 的驱动电流(取决于温度和频率特性), (V 为允许的放电电压。通常应对计算出的电容值增加 2~3 倍裕量。注意:由于交流电机和直流无刷电机的控制方式不同, T1 具有较大的差异,因而 C1 的选取值差别较大。

2. 自举电阻 R2 的选择

一般来说, R2 电阻值的选择应使时间常数 $C1 \times R2$ 能够满足使放电电压(V),能在 IGBT2 的最大导通脉宽(T2)内充电到 C1。同时还需注意充电瞬间的最大充电电流,控制电源应能提供此瞬态电流。然而,如果仅仅 IGBT 具有‘开-关-开’控制模式,时间常数的设置应使在导通阶段消耗的电荷能够在关断时间内被充电。

3. 二极管 D1 的选择




二极管 D1 应采用高压快恢复二极管(600V 或更高),最大承受电流应大于充电瞬间的最大充电电流。

DIP IPM 的短路保护电路

在 PCB 板布局布线时,应尽量满足如下要求:

旁路电阻尽量靠近 DIP IPM 的引脚 N 放置; RC 滤波器尽量靠近 DIP IPM 的 CIN 引脚放置; A、B 和 C 之间的走线应尽可能短。



RC 滤波器时间常数设定在 1~2(s 之间,此 RC 滤波电路可防止旁路电阻上噪声引起的短路保护误动作,它还允许 FWDi 反向恢复电流通。为了确定时间常数,需要考虑 IGBT 的性能,图 3 举例说明了带最小导通阈值电压的 IGBT 的情况。例如,当驱动电压为推荐范围内的最大值 16.5V 时,在上述条件下能通过额定集电极电流的 8.5 倍($V_b=16.5V$ 时的最大电流),此时,如果 IGBT 的导通时间(脉宽)小于 4 μs ,表明 IGBT 能够安全地关断。对于 DIP IPM,考虑设置裕量,RC 时间常数的推荐值为 2 μs 或更小。

电流检测旁路电阻值的选择:

采用下式来计算电流检测电阻的阻值: $R = V_{SC(REF)} / I_{SC}$ 。其中, $V_{SC(REF)}$ 为控制 IC 的 SC 参考电压(动作阈值), I_{SC} 为需要中断的电流值。


控制 IC 的 SC 参考电压(动作阈值)随寄生电压和温度而变化,应考虑其波动范围,需要基于下述参数来设计。考虑到 $V_{SC(REF)}$ 参数及旁路电阻的精度问题,实际上应考虑下述短路保护动作阈值: $SC_{max} = V_{SC(REF)max}$, 旁路电阻最小值; $SC_{typ} = V_{SC(REF)typ}$, 旁路电阻典型值; $SC_{min} = V_{SC(REF)min}$, 旁路电阻最大值。

供稿:三菱电机公司

变频家电智能功率模块的功能和应用

变频空调器是通过改变频率来控制压缩机马达的转速，从而有效地控制其输出功率，实现提高效率、降低噪音、提高制冷/热效果和舒适性的目的。图 1 为变频空调室外机的电气控制原理图。

变频空调器室外机硬件的核心部份是变频器电路，主要包括单片机控制部份和电力转换部份，后者的核心为逆变部份，通常都采用模块化组件以提高可靠性。三菱公司为此开发了专用智能功率模块，即 CTM 系列 IPM。



IPM 产品功能描述

IPM 即智能功率模块(Intelligent Power Module)，它是将 IGBT 连同其驱动电路和多种保护电路封装在同一模块内，使系统设计者从繁琐的 IGBT 驱动和保护电路的设计中解脱出来。

IPM 内部含有栅极驱动控制、故障检测和多种保护电路等，并且采用内建有电流传感器的第三代 IGBT 芯片。CTM 系列 IPM 是针对家用空调常采用的低频逆变系统而开发，频率 f_{PWM} 的典型值为 5kHz，共有 4 个容量等级的 8 种型号，适用于直流输入/三相输出、电机功率为 0.7~3HP 的应用条件。

在开发该系列 IPM 时，在 IGBT 芯片、续流二极管芯片、控制 IC 电路以及封装结构等方面都采取了多种优化处理措施，使其具有较小的体积和较高的性价比。用于这种 IPM 的 IGBT 芯片的饱和压降优化到 1.8V。

IPM 的内建保护功能

IPM 可以实现的保护功能有：1.控制电源欠压保护(UV)；2.过热保护(OT)；3.过流保护(OC)；4.短路保护(SC)。原理框图见图 2，对应的时序如图 3-6 所示，表 1 (上)中罗列了 IPM 各种保护功能的触发条件和恢复条件。

保护功能说明：PM15/20CTM060(-3)和 PM30CTJ060(-3) P 侧仅有栅极驱动电路；N 侧含有栅极驱动和多种保护功能，包括 OC、SC、UV 和 OT。PM50/75CTK060 P 侧含有栅极驱动和 OC、SC 及 UV 等保护功能；N 侧含有栅极驱动和 OC、SC、UV 及 OT 等保护功能。

需要强调的是，IPM 的保护功能自身并不能排除故障。在电路设计时应利用故障输出信号 Fo，使系统在故障产生时能够封锁 IPM 的输入信号并停机。

IPM 的应用




图 7 所示为三相逆变系统总体控制电路，电路中对对应组件的类型应根据压缩机的容量进行选择，如表 1(下)所示。

在使用 IPM 时应注意以下防静电释放(ESD)问题：

- 电烙铁的烙铁头应良好接地：一般来说外热式电烙铁的烙铁头与其地线连接比较紧密，若采用内热式电烙铁，请保证其烙铁头能够良好接地；
- 使设备(包括测试仪器)接地；
- 工作台应铺防静电桌垫(导电毯)，并接地；
- 作业人员应带防静电手套和防静电环(接
- 作业区地面应铺设防静电地垫(导电毯)，并
- 采用设备地线和人体地线两条不同地线；
- 各接地部份实际上都是藉由一个 1MΩ 的电阻接地；
- 在搬运、焊接等过程中应避免手直接接触模

保护类型	动作条件	恢复条件	总恢复时间
UV(欠压)	$V_{in} < UV$	$V_{in} > UV$ ，下一个有效电 平采样时恢复正常采样	10μs
OT(过热)	$T_{j} > OT$	$T_{j} < OT$ ，下一个有效电 平采样时恢复正常采样	10μs
OC(过流)	$I_{c} > OC$	对 50μs 的 I 采样过流，下一个有效 电平采样时恢复正常采样	5~10μs
SC(短路)	$I_{c} > SC$	对 50μs 的 I 采样过流，下一个有效 电平采样时恢复正常采样	1~2μs

通用压缩机容量 (HP)	最佳 IPM	最佳模块
0.7~1.2	PM15CTM060(-3)	RM07ALH
1.3~1.5	PM30CTM060(-3)	RM07ALH
3	PM50CTK060 PM30CTJ060(-3)	RM07PMH




地)，穿防静电鞋；
接地；

块的控制端子，同时避免非工作人员接触工作台(IPM 模块)。

9. 运输和储存时，不要采用易带静电的容器。

藉由以下措施保证 IPM 模块可靠执行：

1. PWM 信号的死区时间应足够大；
2. 为减少干扰，IPM 的接口电路板应尽可能靠近 IPM 模块，推荐将接口电路板直接焊接在 IPM 上；
3. 接口电路板焊接后，应检查控制信号端子是否与控制电源端子有接触；
4. 一般来说，控制电源电压应先于直流母线电压加上；
5. 系统设计时应考虑 Fo 信号的应用，使系统在故障产生时能够封锁 IPM 的输入信号，并停机同时报警，以便工作人员进行检查并排除故障；
6. 散热器应与 IPM 基板良好接触(请按推荐的力矩固定并加导热硅脂)。



三菱电机(香港)公司供稿

保护便携式电子仪器、充电器和转配器免受电流损坏的 PPTC 装置

撰文: Frank Owen, 可携式电子仪器市场总监

泰科电子/Raychem 电路保护分部

Menlo Park, CA

可携式电子仪器，例如行动电话、PDA's 和手提电脑，电源都要有特殊的电流保护。这些仪器一般是藉由 AC/DC 转配器供电，将市电或未经稳压的直流电转变为合适的低压直流电。由于人们越来越多地使用零件市场拼装的转配器以及规格繁杂的充电器，将不合适或有故障的转配器应用于可携式装置的危险性也就大大增加。由于转配器的电压、极化以及所允许的电流都可能超出有关装置的电流稳压电路规范，从而导致损坏瓦产生安全问题。

由于体积小，人们在此类电子仪器中广泛使用一次性保险丝。然而，由于新微型器件的使用，可复式电路保护装置的体积大小已不再成为问题。由于此类设备出现的大多数故障本质上都是属于瞬时性的，可复式装置的应用使生产商避免了小故障大维修的浪费。



在系列电源接线器中引入一个聚集正温度系数 (PPTC) 装置，就可以防止由于使用了不适合转配器而造成的电路损坏。这种装置还可以与平行限压设备如齐纳二极管、瞬时限流二极管或消弧电路配合使用。

图 1 是一个典型的电池充电电路。当中藉由转配器做成的未稳压 DC 电源，经限流调整转变成为适合电池组充电的电压源。PPTC 装置的协调作用以及过电压保护组件能够有效完成下列的工作：

- 针对可能损坏电源 FET 以及电池组过大电流，提供过电流保护。
- 对二极管正向传导的反向极化、PPTC 装置跳闸以及限制电流提供保护。
- 对过电压装置受损所造成的电压过载提供保护，由 PPTC 装置进行电流限制。

PPTC 装置可以用于电池组输入端头，对使用不合适的组装件提供进一步过电流保护。对各种非手提汽车设备或头戴式耳机等提供有限电源时，电池组输出端保护设施亦提供理想的保护功能。

AC/DC 转配器保护



线性 AC/DC 转换器被广泛地使用于电池充电装置中，作为各类消费者设备的低成本动力。使用独立式的 AC/DC 转换器，可使终端设备的设计更加简化，更易达到限流调整。

配合短路电流极限和由于变压器线圈过热而产生的温度保护，转换器都有本身的安全和可靠性要求。如果线圈超过了绝缘所规范的温度，绝缘层的损坏就可能导致变压器短路，从而引发火灾。

虽然 PPTC 装置的过电流保护效果显著，这种装置所具有的降热特征也能够发生在发生过热故障时提供有效保护。

为了提供这种功能，会在变压器线圈中内置热熔断丝。但由于热熔断丝为一次性装置，不适合于瞬间故障，如输出端短路或输入段电压波动的故障情况。CPTC 装置具有非跳闸状态时阻抗较高的缺点，会导致正常运作条件下也产生过量的电源消耗。

为避免加强保护需要，可以考虑提高绝缘的程度，但直接结果是变压器成本大大增加。

图 2 显示，PPTC 装置与次级线圈配套使用时所发挥的过热保护特性。线性转换器输出端设成短路，用线圈电阻将输出电流限制在 1 安培左右。次级线圈的温度开始增加，当达到 100°C 的时候，热和电能的共同作用使得 PPTC 装置发生跳闸，因而进一步限制了次级线圈的电流，制止了线圈温度上升。

选择 PPTC 装置时，要考虑要藉由的最大负荷电流，最高的环境温度（通常为 45°C）以及由于变压器温度上升而跳闸的最小跳闸时间。

CLA 短路保护

CLAs（汽车点烟器转换器）要在很宽的温度范围和充电条件下工作，要能应用于具有精密的电源设备的自动化环境中。在这种场合，CLAs 经常出现短路故障以及保险丝烧毁的情形。通常，这些都是由于过电流故障、充电器电路故障或反向极化故障所引起。

在 CLA 输入端接入过电流保护装置，可以防止此类故障以及可能导致的损坏。需要何种保护是由终端设备的负载电流，以及 CLA 电源转换电路的故障敏感性决定。通常是在 CLA 的输入端，结合过电压保护，如瞬时限流二极管而提供过电流保护。

应用一个自复式装置，如 PPTC 装置，即可以对电路保护以及减少质保返修提供一个“插入就一劳永逸”的解决方案。

图 3 显示一个典型的 CLA 电路图。图中是一个 PolySwitch 径向连通装置和一个瞬时限压（TVS）二极管输入保护装置一个 IC 控制跳闸转换器进行限流调整以及 DC/DC 电压转换，并由 PPTC 独自或与 TVS 相结合而防止由于下列四种故障而造成的损坏。

- 电流过载：在故障条件下车载电话需要过量的电流，会使 PPTC 跳闸至高阻抗状态，直至故障排除复原。
- 转换器发生故障时的汽车电路保护：如果转换器或控制 IC 出现故障，产生的短路会使 PPTC 跳闸至高阻抗状态，以保护汽车的接线架及保险丝。
- 发动机激活瞬间：发动机激活时，发电机会产生瞬时峰值电压，通常会被 TVS 二极管抑制。然而，如果瞬时电压值过大，可能会超过 TVS 二极管的控制范围。接入 PPTC 后，由于过量电流引起损坏以前就可使 TVS 二极管跳闸至高阻抗状态，因而能有效保护装置。
- 反向极化：如果使用了不正确的汽车电池，TVS 二极管将藉由 PPTC 进行正向导通，导致 PPTC 跳闸至高阻抗状态，使得 TVS 二极管受到保护，将流过转换器的反向电压限制在 TVS 正向电压降水平。

选择 PPTC 装置时，必须考虑要藉由的最大负荷电流。最高环境温度，以及为防止受损跳闸至其它组件的最大许可时间。根据这些参数，可以规范出是选择径向连通还是选择表面外接装置。

总结

PPTC 装置在广泛的电路保护应用中显示了卓越的效能，取得 UL，CSA 和 TUV 的安全认证。PPTC 装置提供可靠、自复式的电路保护，有效减少花费巨大的质保返修，也大大提高了客户的满意程度。

作者简介

Frank Owen 先生是泰科电子集团旗下 Raychem 电路保护分部的可携式电子仪器市场总监。

Owen 先生在英国伦敦大学获得 BSEE 学位，在瑞士 Lausanne 管理开发学院获得 MBA 学位。Owen 先生在可携式电子通讯产品方面拥有十多年国际性设计、开发以及市场经验。

新型智能驱动器可简化开关电源隔离拓扑结构中同步整流器


本文描述的技术适用于数字控制，尤其适用于正确关断一个或两个在开关模式电源(SMPS)隔离拓扑中作为整流器使用的 MOSFET。该技术有助于实现 PWM 控制器位于初级端的隔离 SMPS 拓扑智能驱动 IC 系列(STSRx)。这些 IC 从隔离变压器的次级输出获得时脉信号，能为一个或两个同步整流器 MOSFET 闸电路提供正确的闸驱动信号，解决隔离拓扑同步整流器控制中所存在的问题。

隔离拓扑结构中的同步整流

在隔离拓扑结构中，如果主 PWM 控制器位于次级端，同步整流器的驱动问题很容易解决。实际上，由于次级端上可获取 PWM 信号，它能用来产生同步整流器的驱动信号，由于在驱动信号透过某种耦合组件传输到初级端时会产生传输延时，因此驱动信号还必须增加一定的延时补偿。

然而，次级端的控制配置还存在一些系统上的缺点，例如需要辅助电源激活转换器；需要将 PWM 控制驱动信号传送至初级开关的跨隔离电路；在电流模式控制环中，将初级开关电流信息传送至 PWM 控制器中存在一些困难。因此必须在初级端使用 PWM 控制，以实现高性能、高效率、小尺寸和低成本 SMPS。

如果主 PWM 控制电路在初级端，其输出信号在次级端不能以简单而低成本的方式获得，但仍然可以在次级端根据隔离变压器的输出获得这些信息。由于电路中的寄生效应，因此由隔离变压器输出得到的同步信号相对于初级端 PWM 信号将存在延时，并可能呈现某种程度的振荡，尤其是在非连续传导模式下。因此，提供同步整流器驱动的控制技术必须避免产生错误运行条件，这些运行条件产生自对应于初级端 PWM 信号的任何次级端信号同步时序作用(PWM 同步信号)。



一种称为‘自驱动同步整流’的技术可以在正向拓朴的基础上，藉由将隔离变压器的输出作为 PWM 同步信号，使 MOSFET 作为整流器工作于隔离拓朴结构。


遗憾的是，该技术应用很不方便。例如，在前向变换器中，驱动信号决定于主变压器的消磁方式。这样，由于闸电路缺少必要的驱动信号，驱动信息在快速恢复式整流 MOSFET 的体二极管中传送的时间将会很长。这样不仅损害了同步整流，还限定驱动同步整流器只能与某些专用的特殊消磁技术协同使用。

此外，当初级输入电压的可变范围很大(公因子为 2:1)时，由于难以提供总是能与闸电路范围相匹配的驱动信号电压值，该技术很难实现。

因此，在带有初级端控制的隔离拓朴中，驱动同步整流器最适用的方法是使同步整流器配备处理来自隔离变压器次级端同步信号(时脉)的控制电路，并解决任何与两个对应于时脉输入的 MOSFET 驱动信号时序有关的问题。图 1 显示了前向转换器中控制驱动实现的简化图。

跨导和击穿问题

控制电路中必须用简单的方法使同步整流器工作在隔离拓朴结构，处理来自时脉信号输入的同步整流器驱动信号的正常时序产生。时脉信号和同步整流器(SR)驱动信号之间必须提供适当的空载时间以避免开关之间的跨导(cross conduction)。




控制器还需要处理击穿(shoot through)问题。击穿可能产生在隔离拓朴的次级端，出现这种问题的条件决定于电路拓朴结构。通常，同步整流器打开的变换过程很容易处理，而关断的变换则需要特殊处理。实际上，由时脉产生驱动信号的电路会产生传输延时，该延时加到隔离变压器的信号中。这些固有的延时将延缓双向同步整流器开关的关断，产生错误的电路条件，使得不可能使用单向二极管组件。这种情况下会产生短路环，将产生非常高的电流峰值，该峰值电流大小仅受电路中的寄生参数限制。图 2 显示了前向拓朴的短路条件。

因此，有必要引入可以避免产生错误运行条件的特定空载时间。特定空载时间可产生正确预测的关断转换时序，并保证 SR 在时脉信号转换之前关断。但开关的预测值必须降至最低，以减少体二极管的导通时间，从而避免降低效率。特别地，预测值可用作优化参数，并按照设计的物理实现对电路作业进行调整。实际上，SR 下降电流的关断时间斜率取决于多个参数，如转换器的输入和输出电压、先前的驱动电流大小及电路中的寄生参数(如漏电感)。预测时间可由特定的电路作业条件加以调节，以实现最佳的性能，即较高的效率、体二极管的通电时间最短、相应的反向恢复电流最小。

新方法介绍

这里引入的方法是为了从输入时脉信号产生适当的同步整流器驱动信号，该驱动信号与开关模式电路的主 PWM 信号相关。


这些功能是透过使控制电路与时脉信号(尤其是开关信号)在转换器开关频率上保持同步而实现。利用频率远高于转换器开关频率的振荡器和两个数字计数器模块来实现同步功能，两个计数器模块具有不同的功能：一个负责对整个开、关时间进行测量，并将该信息储存以用于下一周期；另一个则根据电路拓朴的特定需要，对时脉信号的开或关断时间进行相同的测量。系统的精确度和分辨率与内部



数字工作频率相关，并用来实现这种方法。由于可获取前一周期的周期大小和开、关时间间隔参数，因此能够很容易地在下一周期中产生正确的输出时序，尤其是能够得到关断转换的正确预测。预测值可根据系统的分辨率，以最小数字脉冲周期离散量的形式进行设定。该系统的整体结构参见图 3。

在次级端带有两个互补信号(前向拓朴)的常见应用中，系统整体结构由一个内部振荡器、一个有限状态机和两对加法 / 减法计数器以及两个控制输出逻辑块组成(参见图 3)。该系统结构具有 3 个输入和两个输出：输出是转换器次级端上两个 MOSFET 的驱动信号，而输入则为时脉、OUT1 的预测时间设定和 OUT2 的预测时间设定。

在频率 $f_i > f_s$ (周期 T_i) 处，与内部振荡器时脉信号(CK_i)上升沿同步的有限状态机是系统的中枢，它产生两个信号：OUT1 和 OUT2，两个信号在开和关断条件下均不重迭。时脉输入为频率为 f_s (周期为 T_s) 的方波信号， f_s 称为开关频率；而预测时间在外透相关的输入进行设定。两个计数器的工作方式也不相同，DOWN 计数器负责预测输出的关断，而 UP 计数器负责连续得到 OUT2 开关周期的持续时间信息或 OUT1 的 T_{on} 持续时间信息。这样，开关周期中，输出关断的预测值将取决于前一开关周期储存的信息。此外，还将连续检测开关周期，并得到 T_{on} 时间。与 OUT2 相关的计数器位数由转换器最小和最大开关频率确定，而与 OUT1 相关的计数器位数则由转换器的最小和最大 T_{on} 值确定。



在稳态条件(固定开关频率和固定占空比)下，紧邻的两个开关周期，与 OUT2 相关联的系统部份的按图 4 所示的时序工作。


第一个开关周期

在时脉输入的上升沿，第一个加法 / 减法计数器开始作为加法计数器，计算内部时脉(CK_i)的脉冲数目。在时脉输入的下一上升沿(第一个周期 T_s 的末端)，计数器停止计数，计下的脉冲数(n_1)反映了开关周期的持续时间。系统将保存这些信息，以便于下一开关周期使用。

第二个开关周期

在 CK 输入的上升沿，第一个计数器作为减法计数器计算内部时脉的脉冲数目，并在 $n_1 - X_2$ 时刻停止计数，在该时刻输出 2 关断。第二个计数器则计算内部时脉的新脉冲数目，并在开关周期 T_s 中更新持续时间信息。

输出 2 关断的预测值由 $X_2 \times T_i$ 提供，并由‘预测值 2 输入’进行设定。在每个周期，根据前一周期情况转换计数器的功能，即的作为加法或减法计数器。



在对与输出 1 相关的系统部份，其它两个加法 / 减法计数器为了能预测输出 1 的关断，还将考虑 T_{on} 的持续时间信息(参见图 5)。


第一个开关周期

第一个计数器在时脉上升沿开始计数，并在下降沿停止计数。计算得到的脉冲数目为 n_1 ，该信息提供了 T_{on} 时间。

第二个开关周期

第一个计数器作为减法计数器，假定 OUT1 关断预测值等于 $X_1 \times T_i$ ，在 $n_1 - X_1$ 时刻停止计数，预测值在‘OUT1 预测值输入埠’中设定。第二个计数器在这段时间内计算时脉输入上升沿和下降沿之间的内部时脉脉冲数目。

当时脉输入随 T_{on} 时间和开关周期变化时，第一个开关周期和第二个开关周期之间的条件会有所不同，所有这些条件可能导致计算错误。



无论任何情形, 这些可变条件的根源在于转换器的 PWM 控制器。例如, 在开关转换器中, 如果负载产生变化, PWM 控制器将增加或减少 T_{ON} 时间来调节输出电压。 T_{ON} 时间的变化速率取决于转换器的控制循环频宽, 开关转换器的最大可变控制循环频宽为开关频率的 1/10。这意味着用该方法在产生这些变化后, 其速度足够快来处理这些变化而不会产生任何问题。

这种控制同步整流器关断时间的方法目前正在硅组件系列(STSRx)的设计中应用。这些专为特定拓扑应用(如前向、后向和双端拓扑)设计的组件, 以及其它本文未涉及的功能, 将有利于经济而简单地实现隔离拓扑下的同步整流技术。

作者: Fabrizio Librizzi
技术行销及应用工程师
意法半导体公司

构建高性能 ADSL 前端电路

ADSL 系统中模拟前端电路设计具有很大挑战性, 设计工程师必须处理发送信道的功耗和接收信道的噪音问题, 因此在前端电路中除了实现信号发送还要进行信号滤波和放大等处理。本文作者将分别就发送信道、接收信道、高通滤波器以及混合耦合电路等部份阐述满足前端电路性能的设计要点和方法。

在 ADSL 应用中, 信号从数字部份到模拟部份最后再到达电话线, 为了满足这种应用的性能要求必须设计可靠的模拟前端电路。设计这种前端电路具有一定挑战性, 要求深入了解信号处理、ADSL 系统的性能要求以及模拟电路性能。

除发送信号外, 前端电路对于收到的数据还能进行双重处理, 即从电话线捕捉信号, 并对信号进行滤波, 再将这些信号传送至模拟数字转换器(ADC)。下面将分析 ADSL 前端电路设计中的核心问题, 了解设计中所采用的混合电路以及前端电路性能同核心组件的发送和接收功能之间的联系。图 1 显示了 ADSL 芯片组的功能框图, 其中虚线标注的部份通常视为模拟前端电路。


前端电路

前端电路的性能通常可以由数据率和有效范围两个参数确定, 数据率表征调制解调器的最高数据速率容量, 而有效范围则表征能实现上述数据率的最大电话线长度。虽然 ANSIT1.413(控制 ADSL 调制解调器主要设计指针的标准)设定了最低的性能指针, 但激烈的市场竞争往往促使设备制造商和芯片供货商力争使其开发出的产品性能更优越。

ADSL 终端设备已经进入了批量生产, 其快速发展为前端电路设计工程师提出了更多的挑战。当第一块 ADSL 芯片开发出时, 更多的是强调以此实现调制解调器功能(数据率和有效范围), 其次才是容量。在此期间, 设计工程师还在寻求在电话局端(CO)实现更大的端口密度。实际上, 随着 ADSL 需求的成长, 电讯公司希望能得到两倍甚至三倍的电路密度。目前, 局端中的 ADSL 电路卡能容纳 32、64 甚至 72 个电路信道。

这种需求在空间和功率两个方面为前端电路设计提出了更高的要求。空间要求是显而易见的, 由于受底板的限制, 电路卡的尺寸应当是固定的, 因此较高的电路密度只有在每个信道的电路密度增加时才能实现。在未来的芯片中还将整合更多的功能以实现更高的电路密度。

在过去的几年中, 功耗得到了极大地降低, 这在线路驱动器中尤为明显。早期的 CO 线路驱动器驱动全速离散多音(DMT) ADSL 信号的功耗约为 2.5W, 而现在随着设计的改进和设计布局结构的变化, 相同的驱动器可以低于 1W 的功率完成相同的工作, 但线路驱动器仍然是芯片组中最主要的功耗组件。



发送信道

发送(Tx)信道中模拟前端电路的功能是对由数字模拟转换器(DAC)产生的模拟信号进行放大和滤波, 并将这些信号以适当的功率水平发送至电话线。从 DAC 输出的信号通常将在某个信号信道中经历一次放大过程, 放大增益的设定将使 DAC 的满标输出为线路驱动器提供正确的输出电压, 并将适当的功率水平传送到电话线。

ANSI 标准藉由指定功率谱密度屏蔽, 规定了发送信号的频谱界限。Tx 信道中的低通滤波器(LPF)要求除去在采样频率整数倍处由 DAC 产生的镜像分量(image product)。虽然滤波器的精确阶数取决于数字模拟转换器的采样频率, 但 3 阶柴比雪夫

(Chebyshev)算法是一种通用解决方案。滤波器的截止频率点设定为 1.1MHz 以上，以使发送频段中频率最高的信号藉由，以实现对较高频率信号的最大抑制。

高通滤波器(HPF)

在 Tx 信道中除了 LPF 外，ADSL 频分多路再使用(FDM)有时也需要高通滤波器，高通滤波器可在 25 至 138kHz 频段内降低噪音。尽管 Tx 信道的信号不在该频段内，但该信道仍带有 D/A 的量化噪音。如果没有高通滤波器，量化噪音将藉由 Tx 信道进入混合电路。


尽管混合电路可阻止 Tx 信道的信号进入接收(Rx)信道，但要得到良好的噪音性能，这样的效果仍然不够。因此 Tx 信道中必须添加高通滤波器以提高滤波性能，但高通滤波器的缺陷是必须对其截止频率点进行精确控制。为了尽可能改进噪音抑制性能，截止频率点必须设定为尽可能高的频率，而且不会破坏 Tx 频段的低频部份。HPF 的截止频率要求必须使用精确被动组件，这意味着如果将滤波器整合至硅片中，将需要采用激光技术进行修整。

多音功率比


线路驱动器的多音功率比(Multitone power ratio, MTPR)性能对 ADSL 的两个频段都至关重要。首先，Tx 频段的线性性能必须能够防止 Tx 信号自身受到破坏。其次，Tx 频段的非线性特性不应在 Rx 频段中产生严重的互调分量。

为了测试 MTPR，将多个载波组成的信号藉由驱动器。然后在这些位置检验频谱，确定溢出点的数目(这些溢出产生的原因是由于在载波频率存在条件下，产生互调失真的放大器存在着非线性特性)。由于 ADSL DMT 是多载波系统，该测试能准确预测在应用中线路驱动器的性能。

为了满足 ANSI 规范中提供的电话线回程损耗要求，线路驱动器电路必须以适当的阻抗终结线路。在 ADSL 敏感的频率上，线路的阻抗通常取 100Ω。图 2 显示了配置线路驱动器电路的一种方法，这是一种常规配置方法，目前仍在许多系统中应用。



驱动器配置



前端电路在为 Tx 全速 DMT 信号提供所需电压的同时，还提供了必要的反向线路终端器。匝数比为 1:2 的变压器通常用来提高线路电压，其结果得到 4 比 1 的阻抗变换。因此要求变压器初级端的阻抗达到 25Ω，以与 100Ω 的线路阻抗相匹配。在本例中，每个串联电阻器(R_s)的阻值为 12.5Ω。

尽管传统的线路驱动器配置方法提供了必要的驱动和阻抗匹配，串联电阻器意味着驱动器本身必须提供两倍于线路最大电压的输出，这也意味着电源电压必须更高一些，因而功耗也将更大。

这类驱动器常规功耗的范围为 1.5 至 2.5W，具体大小取决于驱动器的效率及其它系统参数，如变压器的匝数比和系统的峰值与平均值之比(PAR)。尽管该方法实现了性能的优化，但其功耗对于实现较高电路密度的设计仍是一大缺陷。

另一种用于线路驱动器的配置方法称为主动终端器(active termination)或合成阻抗(synthesized impedance)。在该方法中,反馈可用来为线路匹配提供适当的阻抗,而无须使用常规方法中的那些大电阻器。这种方法藉由串联匹配电阻器极大地降低了电压,因而电源电压和功耗都比较低。

主动终端器的一种实现方法参见图 3。在电路中,增益为 10 的反馈将得到一个阻抗值为常规串联终端器 10%的电阻器 R_s 。主动终端器电路的功耗通常为 1W 或更低。

主动终端器的缺陷是输入接收信号降低的系数与其放大系数相同,因为信号将流过所有的串联终结电阻器。在上述提供的反馈系数为 10 的示例中,当接收到的信号藉由电阻器时,该信号的值将为常规终端器情形下的 10%。在设计接收信道时必须考虑这一问题。

接收信道

功耗对 Tx 信道至关重要,而 Rx 信道更关注噪音问题。经常会出现这样的情形,调制解调器首先在上行的数据传输中失败,这可能意味着 CO 的 Rx 信道达到了其性能极限(该极限通常是由噪音决定)。由于这部份是系统中的薄弱环节,在了解性能极限并使设计具备最大的噪音裕度过程中,必须采取必要的预防措施。

Rx 信道的第一级通常是放大级,该级经常采用前置放大器实现。前置放大器必须具有低噪音特性,例如,如果线路上的噪音等级是 -140dBm/Hz (31.6 nV/rt-Hz),而且使用的变压器的匝数比为 1:2,那么 Rx 前置放大器的输入参考噪音必须为该噪音级的一半。如果前置放大器的输入线路噪音为 16nV/rt-Hz,那么设计工程师选择的前置放大器必须使输入噪音不会明显降低该性能水平。另外,混合电路中电阻值的选取也很关键,太大的阻值将降低噪音性能,而太小的阻值则将影响线路的终端阻抗。

接收信道中前置放大器的另一核心条件是电压一致性。为了保持不产生信号失真,Rx 前置放大器在任何条件下都必须保持在线性工作区域以内。当 Tx 信道输出满功率时,可以估计出藉由混合电路的 Tx 信号量。

例如,如果 Tx 驱动器的输出包含一个信号峰峰值为 20V 的信号,而且混合电路提供常规的 20dB 的抑制能力,那么出现在前置放大器输入的 Tx 信号将为 $2V_{pp}$ 。如果前置放大器的增益为 2,那么前置放大器输出部份将出现 $4V_{pp}$ 信号,该信号将添加至任何存在 Rx 信号的地方。

在较短的线路或者混合电路抑制能力较低的情形下,前置放大器的输出可逼近限幅电平。Tx 信号藉由低通滤波级后(通常位于前置放大器之后)将被去除,只有藉由增益放大的 Rx 信号才能满足 D/A 要求的输入电压范围。

这里需要注意,由于存在 Tx 回波问题,只有一些必要的 Rx 信道增益可以在 Rx 信道低通滤波器之前应用。用较大的电源(如 +15V 电源)驱动前置放大器和低通滤波器将使该问题迎刃而解,但利用 3.3V 很难解决回波问题。

Rx 信道低通滤波器的用途是除去藉由混合电路的 Tx 信道信号。这些多余的信号将在 Rx 信道中产生电压一致性问题,因此需要采用较大的增益来除去这些信号,并优化 A/D 输入。为此,通常可以在 ADC 之前使用可程序增益放大器,而增益范围需要利用线路长度变化时接收信号的幅度来调节。

混合式耦合器

混合式耦合器藉由使 Tx 和 Rx 信号分离,可使调制解调器实现全双工作业。图 4 显示了一个只带单端连接的简化混合电路。Tx 信道信号由线路驱动器藉由该混合电路进入电话线。藉由电话线进入的 Rx 信号藉由该混合电路进入 Rx 信道,但试图进入 Rx 信道的 Tx 信号将被混合电路抑制。在图 4 中只需适当地选取 Z_{ref} ,即可使混合电路形成桥接电路,从而抑制掉进入 Rx 信道的 Tx 信号。

实际上,由于难以使电话线的复阻抗与 Z_{ref} 精确匹配,在 Rx 信道屏蔽中只能抑制 6 到 20dB 的 Tx 信号。由于从空间和成本上考虑,通常需要在 Z_{ref} 和抑制 Tx 信号的能力之间进行折衷。

在设计中,使 ADSL 调制解调器具有最低功率且尺寸最小无疑最为关键。功耗由 CO 线路驱动器支配,而 CO 线路驱动器在过去的数年中得到了极大的改进,而且未来将取得更多新的发展。另外,更高的电路密度需求使得每个组件都变得更为关键。最理想的设计是以最优的成本实现较低功率、最小组件和最高性能完美结合。

作者: *Jim Quarfoot*
资深技术工程师

视讯转换盒及通讯系统应用中分布式电源结构解决方案

随着数字技术的不断进步，各种电子系统均采用了各种高效能的计算集成电路，例如 CPU、FPGA 和内存等，并使得计算速度越来越高。由此出现的情况是：一方面系统的电源电流不断增加；而另一方面，由于这些组件采用了更为精细的制程，例如 $0.18\mu\text{m}$ 的制造制程，工作电压也下降到接近 1V。这种低电压大电流容易导致功率损耗，因此传统的开关电源已不能满足实际应用。

近年，分布式或负载点电源结构逐渐被各种电子系统所采用，从大型的通讯系统，到视讯转换盒或家用计算机之类的消费电子产品，都可以发现它的踪影。本文将重点说明在视讯转换盒及通讯系统中存在的电源问题及相对的解决方案。

视讯转换盒电源系统

视讯转换盒的功能是根据内容供货商所提供的服务而定，因此，它的结构组合是多样化的。在数字视讯转换盒的功能块中，从接收器、32 位微处理器、不同偏压的数字电路到接口设备，以及输入 / 输出电路，都各有特定的电源电压要求。如此多变的系统，传统的多输出回扫电源供应器(Multi-Output Flyback Supply)若要满足这种要求，需解决一些现存的问题。

多输出回扫电源供应器存在的问题：

1. 设计时间长：需 6 至 9 个月或甚至一年的时间；
2. 效率不高：约为 75%；对于低电压大电流的应用，效率相对较低；
3. 性能较低：对于所有输出都经磁耦合及瞬态响应而降低交叉稳压及瞬态响应；
4. 输出次序(Supply Sequencing)难以确定。

了解上述问题后，厂商开始应用负载点电源供应器。和多输出回扫电源供应器比较，负载点电源供应器具有以下优点。

1. 设计周期缩短

图 1 显示负载点分配式电源电路的结构。12 伏的分配电压是由经认可的低成本交流 / 直流电源供应器提供，再经不同负载点稳压器，输出不同电压电流到个别电路。采用这种设计可将产品开发及批量生产过程所需时间减少 4-6 个月，并且灵活多变。

2. 提高系统效率

通过选择不同的负载点稳压器，配合所需的线路和负载稳压以及瞬态响应，例如选用同步开关稳压器，可减少在低电压大电流中的损耗。

3. 可按次序激活电源

若采用负载点设计，所有电源供应都可以先行排序，让驱动器的供电有足够时间稳定下来才激活其它电源供应。

电源供应器若采用加设排序功能的局部稳压器，更容易符合能源之星(Energy Star, 2001 年 1 月，美国推出的适用于 D 类家电产品的计划)标准的最新规定。如果关闭非必要电路并采用局部待机稳压器，还可以轻易提供局域网络唤醒适配卡(Wake-On-LAN)和省能所需的其它功能。负载点电源供应器可将每一稳压器的激活电源管脚连接到链路上的下一个稳压器的管脚，以支持局部排序功能。

通讯电源系统

模块化是开关电源的重要发展方向之一。习惯上把 AC/DC 高频开关整流单元或 DC/DC 直流开关变换单元都称为电源模块(Power Module)。在通讯电源系统中，电源模块随处可见。在市场上也有各式各样的品牌，随着低电压大电流电源设计需求的日异增多，开始出现了下面一些新问题。

电源模块通过电源连接器，将电压分配到主机板上；当输出电压在 1V-1.5V 范围内时，降压的影响很严重。低成本连接器的典型界面电阻为 0.01Ω ，新的 DSP 及微处理器的内核需要 1.2V，而且瞬时电流可达 20A 以上，准确度要求达到 2%。在此情况下，连接器的 IR 损耗会导致 0.2V 的电压降(即 16.7%)，再加上很高的电流转换速率也会导致瞬态响应的问题。另一方面，由于电源集中，模块的温度亦较高，影响系统的可靠性。

利用负载电源稳压器可以解决上述问题，并具有有以下优点。

1. 稳定的电压和理想的瞬时响应

由于负载稳压器可尽量靠近负载，消除了电源输出和负载的电阻和电感，从而降低损耗。再采用多相和同步整流拓扑(图 2)，可在电源输入输出端消除纹波电流，降低噪声，提升负载瞬时响应和效率。

2. 降低系统温度，增加可靠性，体积减小

由于电源不再集中在一个模块上，各个负载稳压器单独散热，加上以电路板作散热功能，因此热点的温度要比电源模块低，从而提高了系统的长期可靠性，而且体积可更小。

3. 低成本、高效能、简单设计及灵活性更大

市场上的电源模块通常很贵，且对于大多数实际电源应用需求而言，标准电源模块性能常常又超过要求，而定制模块设计又需要一定时间，还会增加额外的成本。负载电源可以根据实际要求进行最佳化，因此成本比大功率标准电源模块更低，它还节省了大电流连接器的费用。

随着半导体技术的发展，开关电源逐渐整合在一块芯片中。如图 3 所示，LM2678 只需外加 5 个组件，即成为一个 5A 的 DC/DC 变换电路。该产品系列备有电源电路设计软件 Switcher Made Simple，以及在线仿真工具，因此普通的工程师利用这些工具，只需要 10 多分钟就可以设计出完整的开关电源线路。

目前市场有各种不同的后置辅助(Post-secondary)稳压器，系统设计工程师可以从中作出选择，以便设计具成本效益而性能满足需要的电源供应器。例如，12 伏至 5 伏的 3A 稳压器可以采用多种不同的模式，其中包括同步或异步、控制器或内建式、脉冲宽度调变或脉冲频率调变、电压或电流等不同模式。电源供应器的效率及性能要求一经确定之后，你甚至可以在产品开发的后期阶段才选用最合你心意的布局设计。

供稿：
美国国家半导体公司


电能计量中的电流感应技术

电子电能表需要对电压与电流信号进行采集，其中电流采集相对来说更难一些，这不仅因为电流互感器需要更宽的动态测量范围以应付不同负载，而且电流波形中还含有很多谐波成分，所以它还必须有更宽的频率范围。本文介绍利用数字积分器将来自 Rogowski 线圈电流感应器的 di/dt 信号输出转换成合适的信号，并将其应用于大电流电能计量仪表中。

电子电能表又称为固态电能表，目前大多数先进的电子电能表都采用混合信号结构，前端使用高精度 A/D 转换器，而在后端使用 DSP。一些电表使用分立组件，多数则采用专门设计用于电能计量的 ASIC，这种混合信号结构具有极高的精度和长期稳定性。在对电流和电压取样前，这两种信号都需要进行变换以达到合适的信号电平，所有电能表都有电压和电流感应组件。其中电流感应较为困难，因为电流感应器需要有一个较宽的动态测量范围，并且由于在电流波形中含有多个谐波分量，所以还要能处理较宽频率范围。随着家庭用电量的不断成长，大电流测量将不仅仅限于工业应用中，如美国住宅新黏着的电能表最大能测量 200A 电流，目前的电流感应技术已不能经济有效地测量如此大的电流。

Rogowski 线圈长期用于次级变电站变压器及电焊机之类的电流测量，相比于其它电流感应方式它有很多优点，然而要制造一个能长期稳定工作的模拟积分器相当困难，使得 Rogowski 线圈无法用在电能表应用中。

下面介绍 Rogowski 线圈基本原理和新型数字积分器技术，将二者结合起来能使这种电流感应技术成功用于大电流电能表设计。该项技术有很多好处，可作为新型感应器而用在下一代电能表中。



现有电流感应方案

目前有三种感应技术最为常用，分别是小电阻电流旁路、电流互感器和霍尔效应传感器。

◆小电阻电流旁路 电流旁路是当前成本最低的一种方案，图 1 是这种电流测量组件的简化模型。

小电阻电流旁路技术可用较低成本得到较高精度，而且电流的测量也很简单。在进行高精度电流测量时，需要考虑旁路的寄生电感，该电感量典型值为几个 nH，频率较高时它将影响旁路阻抗的幅值；但它对相位的影响即使在工频条件下仍非常大，功率因素较低时会产生明显误差。

因电压和电流相位不匹配而造成的测量误差百分比可由下式估算：误差 = 相位差(弧度) $\times \tan(\varphi) \times 100\%$

上式中的 φ 代表电压和电流之间的功率因素相位角，必须要特别注意保证内部电压和电流相位精确匹配。

旁路技术经济可靠，在电能计量应用中被普遍采用，但是因为电流旁路基本是一个阻性组件，它产生的热量与藉由电流的平方成正比，所以这一自热问题使旁路技术很少用在大电流电能表中。

◆电流互感器 电流互感器(CT)是一种将初级电流转换成次级小电流的变压器，它是目前大电流电子电能表中使用得最多的感应器。电流互感器可以测量非常大的电流，消耗的功率却很少，但由于是磁化电流，它一般相应会有一个很小的相移(0.1°~0.3°)。如果没有校正，低功率因素下会产生相当大的误差。此外，铁芯使用的铁氧体材料在大电流下会饱和，而且磁化后铁芯还会产生磁滞现象，除非重新去磁，否则精度就会下降。

当电流涌动超出互感器额定电流，或者在电路中实际有直流组件(如驱动一个大的半波整流负载)时，互感器将会产生饱和现象。目前处理饱和问题的方法是采用磁导率非常高的铁氧体材料，一般使用 μ -金属芯，然而与铁芯互感器相比，这种互感器一致性较差而且相移更大，采用 μ -金属芯互感器的电能表需要根据电流和温度变化设立多个校正点。

◆霍尔效应传感器 霍尔效应传感器有两种主要类型，即开环型和死循环型，电能表中使用的绝大多数霍尔传感器均采用开环型设计以降低系统费用。霍尔传感器具有突出的频率响应特性，能够测量非常大的电流，不过这一技术的缺点是霍尔传感器输出的温度飘移很大，常常需要有一个稳定的外部电流源。霍尔传感器没有电流互感器使用得那么普遍。

Rogowski 线圈




一个简单的 Rogowski 线圈就是一个电感器，它与流过初级电流的导体之间具有互感作用。Rogowski 线圈一般为气芯线圈，因此从理论上讲不存在磁滞、饱和或者非线性现象。

如果电流 $i(t)$ 在 Z 轴方向藉由一条长直导线，则柱坐标面上任一点 $P(\rho, \theta, z)$ 的磁场为：(eq1)

磁场在空间任何区域产生的电动势(EMF)可用麦克斯韦尔方程计算：(eq2)

图 2 是一个 Rogowski 线圈电流感应器，它由 N 匝矩形气芯线圈围绕一条直导线组成，线圈与导线内电流所产生的磁场垂直。

此时线圈的电动势为：(eq3)



常数 M 表示 Rogowski 线圈的互感，单位为亨利(H)，它表示单位 di/dt 下线圈输出的信号电平。线圈的输出电压取决于初级电流 di/dt 变化率，因为只有在磁场变化时才会产生电动势，所以 Rogowski 线圈不能用来测量电流中的直流分量。这种感应器能很容易测量几千安培的交流电流，这也是它能在许多大电流测量应用中非常有用的原因。因为没有铁芯，因此在很宽测量范围内都不会有非线性现象(从几百安培到几毫安)。

Rogowski 线圈的基本工作原理是藉由互感测量初级电流，由于它靠磁场进行测量，所以这种类型传感器与电流互感器相比易受外界磁场干扰的影响。下面介绍一些减少外界磁场干扰的方法。

◆减小多余回路面积 任何导体形成的回路都会形成磁场，所以应尽量减小多余的回路面积以降低干扰。如图 3 中的螺旋形气芯 Rogowski 线圈检测围绕圆环的磁场时，绕组本身却构成一个我们并不希望的回路，从而使其很容易受垂直于圆环干扰的影响。

◆采用消除干扰的设计 干扰一般都是由远程磁场产生，所以它非常均匀地分布在整个感应器上(图 4)。对 Rogowski 线圈很重要的一点是要区分开远程的干扰和近端的信号，将线圈设计成能消除掉远程的干扰，例如螺旋线圈的圆环形状能保证当远程干扰施加到线圈上时有相反电动势出现。

然而要完全消除干扰要求绕组完全一致，同时线圈阻抗为零，而在实际当中，绕组一些小的不一致和线圈导线非零阻抗都会导致 Rogowski 线圈受到干扰的影响。

◆屏蔽 屏蔽能增加额外的保护，不过对频率低至工频的磁场进行屏蔽需要很厚屏蔽层，或者使用高磁导率屏蔽材料。如果 Rogowski 线圈设计得很好，也可以不用屏蔽。

积分器设计

◆模拟积分器 因为 Rogowski 线圈的输出与电流对时间的导数成正比，所以需要有一个积分器将 di/dt 信号转换成 i(t)函数以进行下一步处理。传统方法使用高性能运算放大器构建模拟积分器，图 5 是用运算放大器设计的一个简单积分器。

这种模拟技术的最大困难是积分器在电能表长期工作和恶劣环境下都要能保持一定的精度，这是妨碍 Rogowski 线圈被广泛采用的一个主要原因，即使在传统的大电流工业用表中也是这样。



◆数字积分器 为克服这一缺点最近开发出一种数字实现技术。从频域图上可以看到积分曲线具有-20dB/十倍频衰减和固定-90°相移，用数字技术可以实现这种效果，且具有很高的精度。

数字积分器的相位和幅值响应特性非常接近理想值，如果采用具有片上数字积分器的 IC，则以 Rogowski 线圈构建电能表就像使用电流互感器或旁路传感器一样简单。气芯线圈没有磁滞、饱和、非线性等问题，且在大电流应用中有很突出的性能。

数字式技术的其它优点是时间和环境变化不会影响它的稳定性，这一点对电能计量至为重要，因为电能表可能会在恶劣的环境中长期工作。现已开发出一种供住宅使用最大电流为 200A 且带有 Rogowski 线圈和 ADE7759 的电能表，内部深入实验表明，这种新设计的性能在许多方面比传统电流感应技术要优越得多。图 10 显示了这种电能表在 1000:1(60dB)动态范围的线性精度，由图可见，在如此宽的动态范围内其变化值小于 0.1%。

本文结论

随着家庭用电不断成长，需要开发能测量大电流而又不存在饱和问题的新型电流感应器，Rogowski 线圈与数字积分器配合可提供一种经济的电流感应技术，从而可用在下一代电子式电能表中。



同步降压转换器电路设计基础

本文讨论了如何利用已公布的分离式组件数据资料来设计可用于计算机和手持设备的电源电路, 描述了桌上型计算机和笔记型计算机中降压转换器的拓朴结构, 以及手持设备中常见的负载开关网络。作者还阐述了相应的热力学计算方法, 对于特定功率密度要求的应用, 这种计算至关重要。

降压转换器的功能在于降低输入电压, 使之与负载匹配。降压转换器的基本拓朴由主开关和断开期间所用的二极管开关构成。当一个 MOSFET 与续流二极管并联时, 它就被称为同步降压转换器。这种降压转换器布局的效率比过去的降压转换器更高, 这是因为低边 MOSFET 与肖特基二极管采用了并联方式。图 1 为同步降压转换器的示意图, 这是当前桌上型计算机和笔记型计算机中最常采用的布局结构。

基本计算方法

晶体管开关 Q1 和 Q2 均为 N 沟道功率 MOSFET。这两个 MOSFET 通常称为高边或低边开关, 低边 MOSFET 与肖特基二极管并联。这两个 MOSFET 和二极管构成了转换器的主要功率信道。这些组件的损耗也是总损耗的重要部份。根据纹波电流和纹波电压可确定输出 LC 滤波器的大小。依据每种情况下采用的特殊 PWM, 可选择反馈电阻网络 R1 和 R2。某些组件具备逻辑设置功能, 用于设定输出电压。要根据功率大小和期望频率下执行的工作性能来选择 PWM。这意味着当频率提高时, 需要有足够的驱动能力驱动 MOSFET 的闸, 这构成了标准同步降压转换器所需的最小组件数目。

设计人员应首先检查其要求, 即 $V_{\text{输入}}$ 、 $V_{\text{输出}}$ 和 $I_{\text{输出}}$ 以及工作温度要求。然后再将这些基本要求与已得到的功率流、频率和物理尺寸要求结合起来。

下文是一个典型的设计范例:

1. $V_{\text{输入}}=12\text{Vdc}$ 、 $V_{\text{输出}}=1.6\text{Vdc}$ 、 $I_{\text{输出}}=5\text{A}$;
2. 环境温度为 25°C ;
3. 初始计算时的最小电源效率大于 80%;
4. 标准工作开关频率为 200kHz 到 600kHz;
5. PWM I.C. 的开关频率为 300kHz, 作为一个标准公共频率。


根据上述条件可得出输出功率为 8 瓦, 而输入功率必须为 10 瓦。功率损耗为 2 瓦, 它转化为热。主要损耗是由晶体管和二极管产生的, 所产生的热量将使半导体的结温升高。因而在设计过程中必须进行结点和环境的热计算。

A. 降压器的占空比计算

- =====
1. $D=V_{\text{输出}}/V_{\text{输入}}$; $T=1/f_{\text{开关}}$
 2. $D=1.6\text{V}/12\text{V}$; $D=.133$; $T=1/300\text{kHz}$; $T=3.33\mu\text{s}$;
 3. $T_{\text{导通}}=D*T=(0.133)*3.33\mu\text{s}$;
 4. $T_{\text{关断}}=T-T_{\text{导通}}=3.33\mu\text{s}-0.443\mu\text{s}=2.86\mu\text{s}$;
- =====

占空比的方程 1 到 4 与理论计算完全一致。它们并未考虑直流电阻和半导体的限制。

B. LC 输出滤波器要根据电流和电压纹波计算



这些参数由负载要求得来，实际计算与组件的 ESR 和 DCR 相关。


=====

5. $L=(V_{\text{输出}}/(dI \cdot F)) \cdot (1-V_{\text{输出}}/V_{\text{输入}})$; $I_{\text{负载}}=5\text{A}$; $dI=\%33 \cdot I_{\text{负载}}$ (纹波);
 $L=2.7\mu\text{H}$;
 6. $C_{\text{输出}} > (L \cdot (dI)^2) / (2 \cdot (dV) \cdot V_{\text{输出}})$; $V_{\text{输出}}=1.6$; $dV=\%75 \cdot V_{\text{输出}}$ (纹波);
 $C=180\mu\text{F}$;

=====

C. 功率 MOSFET 闸驱动的计算

C_{gs} 和 C_{ds} 由 MOSFET 的性能参数得到。在 MOSFET 性能规范中，以表格和曲线的形式给出电容值。这些值为 C_{iss} 、 C_{oss} 和 C_{rss} ，这些参数将由生产厂商列在数据表上。 t_r 和 t_f 可从 PWM IC 的规范说明书中得到。在详细的 PWM 规范说明书中，还列出或画出与电容负载相连的输出驱动的上升、下降和延迟时间。PWM 规范说明还会给出电流输出限制，上拉或下拉的直流电阻。



D. 结电容方程

=====

7. $C_{iss}=C_{gd}+C_{gs}$
 8. $C_{oss}=C_{gd}+C_{ds}$
 9. $C_{rss}=C_{gd}$

=====

E. 闸驱动峰值电流要求的估计

由上面三个电容方程和关于 MOSFET 及 PWM 的参数表，设计人员就可以利用下面的方程来估计闸驱动峰值电流要求。此处的假设是设计人员在计算时设定的闸驱动电压为 4.5Vdc。闸驱动的公共 t_r 和 t_d 值在 50ns 到 100ns 之间。要注意，当 t_r 和 t_d 减少时，电流驱动也降低。

=====

10. $I_{gs}=(C_{gs} \cdot V_{gs})/t_r$ $I_{gs}=(769\text{pF} \cdot 4.5)/50\text{ns}=69.2\text{mA}$;
 11. $I_{ds}=(C_{ds} \cdot V_{ds})/t_r$ $I_{ds}=(393\text{pF} \cdot 12)/50\text{ns}=94.3\text{mA}$;
 12. $I_{\text{总闸驱动}}=I_{gs}+I_{ds}=163.5\text{mA}$;

=====

还有其它一些计算方法。尤其是有些制造商会提供总的电量 Q 来计算电流要求。例如 $Q=23\text{nC}$ ，对 FDS6690 MOSFET 而言，该值对应于 255pF，那么 50ns 时，电流值将为 0.46A。

F. 功率 MOSFET Q1 和 Q2 的计算

Q1 称为高边 MOSFET，其主要损耗为由电压和电流的升降而引起的转换损耗。Q2 称为低边开关，其损耗主要为传导损耗。

G. 高边 Q1 MOSFET 的计算

=====


13. $P_{\text{高边}}=C_{rss} \cdot V_{\text{输入}}^2 \cdot F \cdot I_{\text{负载}} + (V_{\text{输出}}/V_{\text{输入}}) \cdot I_{\text{负载}} \cdot R_{ds(on)}$;
 14. $P_{\text{高边}}=55.1\text{mW}+43.3\text{mW}=98.4\text{mW}$

=====

H. 低边 Q2 MOSFET 的计算

=====

15. $P_{\text{低边}}=(1-V_{\text{输出}}/V_{\text{输入}}) \cdot P_{\text{高边}} \cdot R_{ds(on)}$
 16. $P_{\text{低边}}=281.7\text{mW}$



I. 肖特基二极管的计算

17. $P_{\text{二极管}} = V_{\text{二极管}} * I_{\text{负载}} * (1 - V_{\text{输出}} / V_{\text{输入}}) * \%10$;
18. $P_{\text{二极管}} = 173\text{mW}$;

J. 总损耗功率的计算

PWM 集成电路功耗的计算：可根据制造商的规范说明书来进行。其典型的功耗在 50mW 和 100mW 之间。总功率计算要对进行上述计算并求和，可以得到功耗值约为 653.1mW。由于最初的目标是 2W， 因而在一级近似下有足够的余量。

K. 温度计算

在功率计算的基础上，可以对主动组件进行稳态热计算。根据规范说明书，该值为功率乘以 Rjc 或 Rja。要对功率回路上的组件进行热分析。规范说明书上应有关于电路板的详细说明，其中包括测量得到的热阻。例如，典型 SO-8 封装的 Rja 值为 78°C/W、125°C/W 或 135°C/W，随电路板铜含量及面积的不同而变化。

19. Q1 热计算： $0.0984\text{W} * 135^\circ\text{C/W} = 13.284^\circ\text{C}$ ； 上升超过 25°C， 则 $T_{\text{最终}} = 25^\circ\text{C} + 13.284^\circ\text{C} = 38.284^\circ\text{C}$ ；
20. Q2 热计算： $0.2817\text{W} * 135^\circ\text{C/W} = 38.03^\circ\text{C}$ ， 上升超过 25°C， $T_{\text{最终}} = 25^\circ\text{C} + 38.03^\circ\text{C} = 63.03^\circ\text{C}$ 。

L. 反馈回路的稳定性

新的 PWM 控制芯片是为具有一组电压参考点的简单分压器网络而设计的。在降压转换器中，最常见的问题是输出电容的 ESR 零频率。由于 $f_{\text{开关}}$ 被 3 除，该值应较小。因而在这种条件下应为 100kHz。对于典型的 ESR 为 .13 的 150uF 电容， F_{esr} 等于 8kHz。其方程如下：

$F_{\text{零}} = 1 / (2 * 3.14 * R_{\text{esr}} * C_{\text{输出}})$ 。

计算机仿真


基本方程将用来计算 LC 输出和工作周期。可以利用脉冲电压源构建所需的一定频率和脉冲宽度的补偿电路来仿真这些驱动器。根据参数表，可以挑选一个低 Ciss 的 MOSFET 作为 Q1，一个低 Rds 的组件作为底部的 MOSFET Q2。选定了这些组件后，就可以加载 Spice 模型来仿真该电路的电气和热效应。该电路如图 2 中所示。

电路文件使用的是制造商为用户提供的模型，大部份公司都会提供各自分离式产品的 Spice 模型。Vin=12Vdc， Vout=1.6Vdc， 频率=500kHz。

由近似条件下执行所得的仿真结果，可以察看波形来确定组件的主动部份是否超过额定参数。功率也可以用工具计算以提高效率。可以将单独的组件隔离开来，或将组件的某个特定终端隔离开来。也可藉由仿真栅极输入电流来察看峰值电流是否超过栅极驱动能力。图 3 给出了电流流入底部 MOSFET 栅极端的情形。可以察看峰值电流，调整栅极电阻或选用另一个输入电容较低 MOSFET。图 3 所示为电流流入底部 MOSFET 栅极端的波形。

可利用所提供的计算工具进行瞬态分析，得出效率随时间的变化关系。从图 4 可见，效率在 500kHz 工作情况下随时间而增加。

仿真过程是一个瞬态分析过程，因而可以察看顶部 MOSFET 漏极至源极的瞬时功率耗散，还可以看到平均功率耗散随时间的变化。热效应的正规分析要用平均功率耗散来计算。瞬时功率耗散可代入热瞬态分析模型来计算温度随时间的变化。其基础



是 RC 时间常数方程。但是需要设定计算或仿真的热环境。图 5 是利用 Spice 仿真 MOSFET 电气和热力学性能模型。要注意带电压源和 RC 网络的周围环境的设置。图 6 为闸驱动的温度随时间的变化关系。

本文小结

目前，在网际网络上可以找到许多仿真工具，有一些半导体公司还在其网站上提供了在线仿真，每家公司对于这些工具的使用都有其自身的特点。集成电路厂商为了展示其芯片性能，通常要提供芯片模型以展示其产品的与众不同。对于功率组件公司，要提供分离式组件模型。

设计工具已经发展到从网际网络就可以找到为用户准备的一级近似工具的地步。制造商推销的重点在于开发出便于用户使用的模型和工具。剩余的问题是仿真只能提供模型的信息，详细的寄生和布线问题并未解决，而且还存在精度和频宽问题，这些都是今后要继续解决的问题。

作者：
Thomas R. Winters
高级应用经理
分离式功率技术业务部
快捷半导体公司

充电电池保护 IC 的实现原理与发展趋势

充电电池使用过程中，过充电、过放电和过电流是影响电池使用寿命和性能的主要因素，充电电池保护 IC 藉由保护环路有效监测并防止对电池产生损害。本文将详细阐述保护 IC 实现原理以及此类 IC 的发展趋势。

近年来，由于锂离子充电电池符合可携式电子产品在小型、重量轻及使用时间长方面的要求，因而从行动电话和 PDA 等为代表的可携式电子产品，到笔记型计算机、VTR 等都开始大量采用锂离子充电电池。然而，另一方面，锂离子充电电池需要过充和过放等保护，所以通常在电池包里必须放置保护回路。

本文将介绍锂离子充电电池保护用 IC 所产生的作用，以及此类产品的未来发展趋势。

锂离子充电电池保护 IC 的功能

在锂离子充电电池的使用过程中，可能会由于使用者的错误使用而造成过充，产生电池温度上升；其次，由于电解液的分解而产生瓦斯，使其内部压力上升，以及金属锂等的释出而造成有起火及破裂的危险。相反，在放电时，如果产生过放将会分解电解液，使得电池的特性产生劣化。

为了避免过充及过放所产生的安全性问题，并防止电池特性劣化，在锂离子电池包中采用了保护回路，如图 1 所示。基本上，该保护回路由两个 FET 和专用 IC(以下称为保护 IC)构成。保护 IC 负责监测电池电压，并控制两个 FET 的栅极，而 FET 分别实现过充和过放的控制功能。

a. 锂离子充电电池保护用 IC 的基本功能


关于锂离子充电电池的保护，必须具有以下 3 个保护功能。

1. 过充监测 防止电池的特性劣化、起火及破裂，确保安全性。
2. 过放监测 防止电池特性劣化，确保电池的使用寿命。
3. 过电流监测 防止 FET 的破坏，短路保护及确保搬运时的安全性。

采用保护回路来实现以上三种保护功能，提高电池包的安全性和可靠性。

b. 通常状态

在通常状态下可以自由充放电，因此控制用 FET 都为接通状态。



为了有效地利用放电电流及充电电流，在 FET 里采用了小接通阻抗功率 MOS 管。

c. 过充电保护

过充保护功能是指在达到某个电压(以下称为过充电检测电压)时，禁止由充电器继续充电。即，将控制过充的 FET 变成关断状态，停止充电电流的流动。

如图 2 所示，将电池包中控制充电的 FET 栅极设置为关断状态，从而停止充电。但是，过充检测之后，必须保证可以在负载上放电。

藉由改善过充检测电压的误差一方面提高电池的安全性(防止内压上升)，另一方面，由于高容量的需求，要求提高其精确度。

另外，过充电检测对应于脉冲充电及由于噪音而产生的错误动作，因而需要设定延迟时间。当前的保护 IC 可以利用外接电容自由设定延迟时间。

d. 过放电保护

过放电保护功能是在电池和电压变低时，停止对负载放电。如图 3 所示，将电池包控制过放的 FET 的栅极变成关断状态，禁止其放电。该过程正好与过充电检测时的动作相反。

由于在过放检测电压以下时电池电压不能再降低，因此必须要求保护用 IC 消耗电流极小。其次，很多过放检测电路设有延迟时间。

e. 过电流保护

过电流保护功能是在消耗大电流时停止对负载的放电，此功能的目的在于保护电池及 FET，确保电池包在工作状态下的安全性。过电流检测是将 FET 的接通电阻当成感应电阻处理，监视其电压的状况，若比所设定的电压(过电流检测电压)还高，则立即停止放电。

过电流检测必须设置延迟时间。若没有延迟时间，当突然有电流流入时，会检测出过电电流，而使得放电停止。因此，近来的保护 IC 都为在短路时和突然有电流流入时的两种不同状况的检测。

过电流检测之后，电池包与负载脱离后将恢复到常态，可以再充电或放电。

锂离子充电电池保护 IC 的种类


在不同的应用中，锂离子电池内所使用的保护 IC 并不相同。表 1 为 Seiko instruments 公司的产品系列及相关应用

Seiko instruments 公司的保护 IC 过充电检测电压的精确度为 $\pm 2.5\text{mV}$ (温度= 2.5°C)，并且，在关断电源时的电流也只有 $0.14\mu\text{A}$ (温度为 $-40^\circ\text{C}\sim 85^\circ\text{C}$)，适合于用在强调安全性的锂离子电池中。

此外，由于采用小型封装且减少了外接组件，有利于电池包的小型化和薄型化的要求。

锂离子充电电池保护 IC 的发展趋势

a. 保护功能需求改变



并非所有应用都要求具备过充、过放及过电流保护的功能。例如，将来也许会采用只有过放电保护功能的保护 IC 构成其保护回路。

電池數量	電壓(V)	用途	Seiko Instruments保護IC
1	3.6	行動電話、PHS、MD	S-8231系列
2	7.2	VTR、行動電話(GSM、CDMA)、手持終端設備、PDA	S-8232系列
3	10.8	筆記本計算機	S-8233系列

b. 过充电检测电压精度更高

为了提高电池包的安全性，要求过充电检测电压的精度足够高。现在， $\pm 25\text{mV}$ (温度 = 25 °C 的条件下)为最高精度，但在其它温度范围内，将来会要求能达到同样的高精度。

c. 低成本及高安全性

在保护回路上，同时要求成本低和高安全性。这样，未来可能会划分为保护 IC 及重置 IC 等功能简化产品，以及使用专用 IC 等两大类。

d. 将控制 IC 和外部 FET 整合

在考虑空间的情况下，将控制 IC 和外接 FET 采用单个封装。但是，由于 FET 能选择的范围有限，再加上 FET 的热影响会产生控制系统的误动作和破坏等在安全性问题，采用单一封装 IC 并不是最佳的选择。

e. 汽车用保护 IC

锂离子充电电池的最大市场为汽车电池的市场。与可携式电子产品相比，由于容量变大，因此其安全性的要求会更加高，以往的保护功能可能并不能满足需要。因此，如何满足这些变化是今后的重要课题。

f. 锂离子聚合物电池用保护 IC

各电池厂商都在加速开发锂离子聚合物电池，并宣称将不再需要保护回路。但是，这并不能真的马上实现，将可能发展为使用只具有一部份保护功能的保护回路。因而可以推想，今后保护用 IC 会有简化的趋势。


Seiko instruments 公司供稿

利用静态同步转换器实现负载平衡和谐波抑制

本文介绍了一个基于静态无功功率转换器原理的电源调节器。借助一个用汇编语言编程的 PC 机来控制脉冲样式产生器，可以对电源系统进行平衡。在转换器的直流电路中加入谐波可以抵消交流电路中的谐波。

随着设备中转换器应用的增加，对高动态性和脉动电源的需求，可再生能源的出现，以及不平衡负载的广泛应用，导致了电流畸变现象越来越多，传输系统中的无功功率也由此增加了。特别是在脆弱或孤立的电源系统中，其影响可反映为主干线电压的严重畸变。电压扰动包括谐波、电压衰落和抖动以及整流缺陷，并可能导致供电系统失去平衡。现代控制电子设备(包括测量电子设备和高速处理器)对这些扰动非常敏感，因此需要一个电源调节系统来解决这一问题。对于电压扰动问题，传统的解决办法是加大设备的规模，或使用调谐被动滤波器、不间断电源(UPS)和主动滤波器。

一种更普遍的电源调节器是‘静态同步转换器’，它包括一个带有主动能量储存装置的交流转换器。它提供了对基波和谐波中的无功功率进行补偿，并对公共耦合点(PCC)有功功率进行控制的可能，还可对负载电流进行有效平衡。



电源调节的原理

如果引入一个平滑瞬时功率因子 $P_{G(t)}$ ，则要定义流经对称正弦三相系统一个节点的相对最优功率就相当简单。在进行补偿的条件下，无功功率可给出为 $Q(t)=0$ 。平滑的有功功率 $P_{G(t)}$ 可从瞬时有功功率 $P(t)$ 得到，如式(2.2)所示。供电系统的对称电流 $I_{N(t)}$ 定义为式(2.3)。

平滑时间常数 T_G 可自由选择。它影响有功功率波动的幅度，并决定最大功率和有功功率的储存容量。电源调节器必须能够透过满足式 2.2 和 2.3 定义的相对最佳条件来提高电源的品质。另外，为了平衡高压输电网和负载并消除谐波，将变换器作为一个三相系统而非三个单相单元来处理更为恰当。这使得将正交功率组件作为空间矢量来进行定义，使控制系统能够达到较高的动态性能。

图 1 是一个并联电源调节器的简化原理图。它基于平行网络工作模式的输电网络中的一个单相等效电路图之上。电源调节器的功能是作为一个电压源，其可变的幅度 V 和相角 ν 是工作阻抗 $X(p)$ 的函数。其内部阻抗随着频率的增加而下降，直到等于次瞬时阻抗 X_d 。由于这一特点，在 PCC 的网络内，工作阻抗 $X(p)$ 的作用就象电流谐波的一个电子‘电容器’。在因切换等作业引起瞬时反应时，系统的增强使得短路电流容量的动态性增强，从而减小了压降，而未对控制电路造成任何不良影响。在稳态工作过程中，系统行为只取决于最重要的控制回路(如电压控制)的动态特性。这种工作原理被用来开发一种更通用的带同步转换器的高容量电源调节器。




电路设计

图 2 是电源调节器的方框图。该系统由一个常规驱动转换器、一个变压器(Ynd5)和组合被动 LC 滤波器构成。自整流转换器的直流中间电路与电池储存单元相连，因此它适合在所有四个电气象限工作。变压器次级的三角形连接减小了零阻抗，并使初级组件有一个稳定的中性点电势，其零电压足够低，因而适合于不平衡工作并无需使用昂贵的五抽头变压器。电容 C_F 和平滑电感 L_F 有助于保证足够的端点电压品质，它们的大小基本上取决于所用转换器的脉冲信号的频谱。允许使用的驱动转换器组件包括额定输出从 10kVA 到 100MVA，适合于在低、中、高电压场合下使用的标准化的零配件。

不平衡工作模式

一般而言，不平衡的负载会在功耗中导致双频脉冲，并干扰对称工作，在低压配电系统中尤其如此。藉由一个不对称调节的转换器，可以平衡线电流，并将干扰的影响降到最低。对于这种用途，脉冲图应单独产生。

然而，转换器的不对称调节会在输出电压中产生模拟数字小于等于 $3An$ 的谐波，此处 $n=1,2,3,\dots$ 。这些谐波的幅度取决于不平衡率和它们的模拟数字。藉由在直流端加入交流电流，将这些谐波降到最小是可能的。转换器的不对称工作是藉由使用一台用汇编语言编程的 PC 机实现的。脉冲在内部透过一个正弦脉冲调制产生，再藉由并行端口和驱动器电路发送到半导体组件。与一种次振荡(suboscillation)方法一起使用的 PWM 以及所获得的输出电压取决于正弦波和三角波的幅度之比以及它们的频率之比。



为了将不平衡模式下的输出谐波降到最小，一个频率为 100Hz 的交变电流被加入到直流电路。这个电流的幅度和相角透过由负载的不平衡所引起的负相序系统的变量决定。变换器产生一个适当的(例如 180°)相移负相序系统，它使得由不平衡工作所产生的谐波最小。模数小于等于 $(2An-1)p/2$ 并且小于等于 $2AnAp/1, n=1,2,3,...$ 的谐波是由于脉冲图而产生的(见图 3)，那些模数小于等于 $3An, n=1,2,3,...$ 的谐波是由于不对称而产生的，小于等于 $3ApAn$ 的谐波则存在于各种脉冲图中。藉由对转换器直流端的补偿，它们可减小至当前基波幅度的 3%，其效果显示在图 4 的谐波频谱中。

用于 GHz 芯片级封装的高密度插座

选择一种插座进行测试、老化、开发或者生产并不像想象的那么简单，它不仅取决于系统的功能，还要取决于系统的执行参数，如性能、功耗、热管理方式以及系统执行环境等。本文向大家介绍一种可满足高速、高密度零组件电气性能和体积要求的低成本 GHz 芯片级封装(CSP)插座。

在电子互连设计中，系统执行速度是一个非常重要的考虑因素。随着时脉愈高(GHz 以上)、细引脚密度(间距小于 0.8mm)以及高引脚数(大于 500)在如今集成电路中越来越普遍，更是要求这类组件的封装必须具备良好的互连性及电气和热特性。

插座的优点

IC 使用插座主要是出于节约成本和技术的考虑。成本上的好处是 IC 不必永久性固定在印刷电路板(PWB)上，而是将插座永久(焊接)或半永久(采用非焊接方式)固定在 PWB 上，IC 从插座中插入或拔出都不会影响线路板的连接。

技术上的原因是 PWB 和其上黏着的 IC 封装之间可能存在热性能不匹配。一般的球栅数组组件(BGA)采用陶瓷材料进行封装，然后组装在标准的线路板材料(FR4)上，由于热膨胀系数(CTE)不同，封装和线路板之间的焊点内部将产生很大应力，随着时间推移，会逐渐导致失效。此外，插座还能降低贵重 IC 的存货，帮助对整个系统进行测试、评估和检查，同时插座也有利于在使用现场对系统进行维护、测试、更换或升级。

一般插座都采用冲压引脚，具有多种触点形式，如“Y”型、“夹”型、“叉”型等，但这些方式只可用在低密度封装中，不能照搬用于非常精密的微间距高密度芯片级封装。




弹簧探针触点曾经成功地用于细间距封装插座，但是它成本太高目前无人问津，并且这种触点会在焊球上形成一个永久性印记，当组件最后通过回流焊焊接到板子上时将造成污染和不良焊点。此外，各种冲压引脚触点结构还使得信号路径更长，在高速情况下降低执行的效率。

导电人造橡胶技术

一种低成本 CSP 插座方案是利用导电人造橡胶来实现高密度和高速度。Ironwood Electronics 一直在从事这种导电人造橡胶技术的研究，取得了一种可制作高速、高密度 CSP 插座的 GHz 级 CSP 插座材料，其应用范围可以从非常小巧的生产型插座一直到耐用的测试和老化等场合。

图 1 是插座设计的示意图，它可以使压力均匀地施加在 IC 顶部，将焊球推入一个非常高速的 Z 轴人造橡胶连接介质内，图 2 是 CSP 在橡胶上加压前后的情况。散热螺孔和插座本身起到了为插座内 IC 散热的作用，精密的 IC 和焊球导轨可以使组件定位以实现准确的连接。

用在插座中的 Z 轴人造导电橡胶属于低阻抗(小于 0.01Ω)连接材料，它是一种细间距镀金导线数组，以 63° 角嵌入绝缘的软硅橡胶层中。在 500V 直流电压下导线之间的阻抗为 $1,000M\Omega$ ，这对需要薄型高密度各向异性联机的大电流应用(50mA/线)



极为理想。镀金的铜丝从硅片顶部和底部会伸出几微米，导电橡胶的工作温度范围为-35℃~150℃。图3为导电橡胶的电子显微镜扫描(SEM)图。

功能测试

我们用三种不同厚度的导电橡胶样品(0.5mm、1mm、2mm)进行了一些功能测试。

◆电气特性 第一个测试检查导电橡胶连续阻抗与压缩量的关系。结果见图4a，图中可见连续阻抗都低于25mΩ，且压缩越大其值越低。

第二个测试用于确定导电橡胶的电流承载能力，结果见图4b。从图中可见电流在10A和5A时温度在第一分钟呈指数上升，然后保持不变。

下一步进行老化测试，将插座与一个20Ω的电阻串联，再与一个5V直流电源并联，然后一天二十四小时不间断地施以250mA电流，记录下连续阻抗的变化。结果发现，在整个二十四小时老化期内连续阻抗始终保持不变。

◆机械特性 第四个测试主要侧重于插座的应力分析。导电橡胶必须受到均匀的压力才能得到可靠的连接。我们对厚度为0.5mm、1.0mm和2.0mm的导电橡胶样品进行了测试，试验发现压力与压缩量成正比，同时还能很清楚地得出厚度为2.0mm的样品所需要的压力最小，这种特性会影响焊球在1,000个以上的封装。如果封装的共面性差异太大，则需要更厚的导电橡胶。

下面测试导电橡胶的耐久性。以压缩一秒再放松一秒的速度施以275g/mm²的压力，结果经过100,000次压缩后连续阻抗仍然保持不变。机械测试结果显示，人造橡胶是要求具有100,000次压缩寿命的最佳介质，如果还需要进行更多次压缩，对其更换也是很容易的。

插座结构

采用高速导电橡胶的插座有表面贴装和非焊装两种结构。

◆表面贴装型 表面贴装插座无需制程孔就能装到印刷线路板上，插座直接焊在电路板的焊盘上，仅比CSP封装周边多出2.54mm的空隙。可使用标准的表面封装件组装方法，利用低温共晶焊料将插座焊接到线路板上，然后将IC放入插座的底座，用带螺钉的封盖压紧。

◆非焊装结构 如同表面贴装结构一样，非焊装插座也只占极小的板面空间，它需要在线路板上增加制程孔并用机械方式将插座和底板固定到板上，这样就无需再用助焊剂处理和回流焊，是一种半永久性固定制程。Z轴导电介质是IC焊球和电路板焊盘之间的唯一介质，这种非焊装直接连接插座允许的执行速度最高可到6GHz。使用夹钳可以快速地取下和更换CSP，与直接用CSP具有一样的尺寸、设计效率和电气性能。这种坚固的直接连接设计可提供极高的执行速度且适用于自动作业设备。


本文结论

对于高密度CSP用户来说，主要考虑的是要控制成本、优化现有的产能以及尽量缩短产品面市时间，使用人造导电橡胶技术的GHz CSP插座能够解决很多高速、高密度应用问题。

从测试结果中可得出互连介质的电气和机械特性，另外插座的设计比较简单，符合成本效益且可利用现有技术装配线路板，应用插座还使得更换和重新利用零组件变得更为简便。

[High-Density Interconnect]

作者: Ila Pal
研发工程师




用于深次微米 SoC 设计的电源网络验证新方法

本文结合 TMS320C6211 的实例,介绍了 TI 公司,为实现深次微米 SoC 设计开发的一种新的分层式电源网络验证方法。这种新的验证方法能在 SoC 物理设计周期的早期,验证电源网络设计的完整性,可节约成本,也避免了电源网络设计冗余度太大的问题。

Robin C. Sarma
Arjun Rajagopal
Texas Instruments, Inc.

为满足深次微米(DSM)系统级芯片(SoC)设计的性能和可靠性要求,设计良好的电源分配网络十分重要。随着器件密度和时钟频率的增加,电源线和地线网络传送的交换电流也同样增加,进而导致功率密度的增加,由于在 DSM 设计中采用的低电源电压以及更细的线路,功率密度的增加将对电源网络(Power Grid)的鲁棒性产生不利影响。由于瞬间的高电流和电源线路的阻抗引起的器件电压的大幅度下降,电源网络更易受电压降的影响,这就是通常所说的 IR 压降现象。

由于大量持续不变的电流引起的电迁移效应,电源线路更容易失效,也易与附近的线路形成短路。IR 压降不仅影响电源网络的完整性,而且延长了时序收敛的时间。门电路的供电电压降低百分之五可以使门电路的延迟增加百分之十五。这些 DSM 效应使得电源网络验证已成为一个必不可少的设计过程,以确保新设计达到目标设计速度、满足可靠性要求并且具备可制造性。



电源设计面临的关键问题


电源网络验证的一个关键问题在于,到目前为止,都是在版图设计完成之后才在设计流程中利用商用电源网络验证工具进行电源网络设计。在设计后期,电源线路的互连寄生参数以及器件的电流消耗的大部份详细数据已经完成,因而如果此时校正经验证过的任何一处电源网络问题,大量返工的代价非常昂贵。

TI 公司已经为综合了门级和晶体管级分析的 SoC 设计开发了一种新的分层式电源网络验证方法。该多级分层式验证方法能够提取电流在 SoC 芯片中的流动和分布情况,以便在物理设计周期或早在底层规划阶段发现潜在的电源网络问题。例如 TI 的 TMS320C6211 DSP 芯片设计就是采用了这种新方法。

要利用新的电源网络验证方法,首先必须定义设计要求。SoC 在单个芯片上整合了多级逻辑和功能,也就是说,单片电路上整合了扁平(Flat)门级综合逻辑、分层门级模块(如数据路径)、晶体管级嵌入式 IP 模块(如微处理器核心或内存)以及仿真电路等,因此,SoC 验证方法必须具备分层式的结构,并包括门级和晶体管级验证。

在设计早期进行门级分析,有利于设计顶层电源网络,并有利于针对未安置模块规定电源网络要求。

然而，仅依靠门级分析对电源网络验证 PGS(Power Grid sign-off)来说不够精确，因此，该方法必须包括电源网络验证，它在晶体管级对单元或者 IP 模块的内部电源网络进行建模，以便获得精确的电流分配情况。



设计再使用是 SoC 设计的核心，新方法要易于实现单元、模块以及 IP 的再使用。当一个单元或者 IP 模块分析完成后，分析结果必须具备可再使用性，因而避免为每个实例重新提取和重新分析该单元或 IP 模块，分析结果的可再使用性将对整个芯片电源网络验证的周期影响很大。我们选择 Simplex Solutions 公司的 Voltage Storm(VS)SoC 设计工具，该工具能满足 TI 对多级和分层式方法的所有要求。


电源网络验证新方法

TI 采用 Simplex 工具进行开发的方法如图 1 所示。首先，库设计小组对包括 IP 核心、内存和标准单元在内的所有叶片级(leaf-level)组件进行特征参数提取和验证。这些电源网络特征参数由 GDSII 版图文件在晶体管级生成，以便精确地对电流分配建模。根据这些特征参数，库设计人员能够创建在验证过程中使用的各种电源网络视图，包括底层规划(或者模板)视图、埠(或黑盒)视图以及详细的(或晶体管级)视图。

底层规划视图由以下一些信息得出，包括：单元或者模块端口的 LEF 描述；单元的高度、宽度、间距信息；用于电源布线的每个金属层的方位等。

埠视图是一个不带晶体管的黑盒视图，由某个单元库的 LEF 描述来创建。它在该模块的外围端口还配有电流源，把电流均匀地分配到各埠。这个模型用于对底层规划阶段的标准单元建模，但不足以应付更复杂的 IP 模块和 PGS 的应用设计要求。

IP 模块和标准单元的详细电源网络视图由端口的 LEF 描述和版图的 GDSII 描述来创建。详细的视图组件包括来自 LEF 的埠几何形状、来自 GDSII 的内部电源网络以及来源于 GDSII 版图的晶体管抽头点的电流源。具体视图包含晶体管级的详细信息，可精确地仿真复杂 IP 模块内部的电流分配和功耗情况。



在设计流程的下一步，芯片整合或物理设计小组利用布线的 DEF 描述及由库设计小组创建的电源网络视图库对底层规划进行分析，模块设计人员可以使用类似的方法分析他们设计的模块。

如果 DEF 与最后用于输出的 GDSII 版图文件一致，那么对于大多数 ASIC 流程而言，一旦所有单元和 IP 模块已经跟电源布线放置在一起，则进行最后的 PGS。在这个设计阶段，根据已经确定的电源网络的完整性数据，设计人员可避免为电源网络留出过多的空间，并使信号布线面积最大。

验证新的设计方法

如果在布局布线之后，设计小组又对最后的设计进行了重要的修改，那么物理验证小组负责进行版图与原理图验证，并检查设计规则，同时在晶体管级执行 PGS 以及在最后的 GDSII 版图上进行一次扁平分析(flat analysis)。


用于验证新方法的芯片是 TMS320C6211，是带有一个两级高速缓冲存储器结构的定点高级 VLIW 数字信号处理器。C6211 采用五层金属制程，包含 600 万个晶体管，在这个 DEF 中有大约 1.16 万个布线网络，放置了 2.29 万个对象，标称工作电压是 1.8V。

第一步：生成电源网络视图。

首先，要创建 TMS320C6211 各种组件的电源网络视图库。C6211 包含一个 C62x 高级 VLIW DSP 核心和 17 个嵌入式 SRAM。在 DSP 核心和嵌入式 SRAM 中，由于电流分布的非均匀，很有必要利用 VS SoC 工具创建的详细电源网络视图的晶体管级建模。TI 的开发人员也创建了若干组件的底层规划视图，以便在底层规划过程中使用。

第二步：在底层规划过程中进行分析。

在底层规划过程的早期，模块的其余部份还未创建，所以能够修改 DSP 核心的版图。用于全芯片分析的 VS SoC 输入包括：全局电源布线的芯片级 DEF、基于实例的功耗数据、DSP 核心的详细晶体管级视图以及其它模块的底层规划视图(图 2)。该分析的执行发生在全局电源布线和布局之后、信号线布线之前，使人们能看到藉由 DSP 核心的电流及其对附近逻辑电路的影响。在 400MHz 的 SUN Ultrasparc-II 工作站上，该分析仅需要运行六分钟并占用 60MB 内存。



分析表明，电源布线太保守，其实增加 IR 压降的容限仍然可以达到设计要求。在 VS SoC 中使用 PGS 探测特性来检查改变电源布线的 DEF 的影响。利用“Scaling”特性，可以在高 IR 压降区域增加走线和过孔，在低 IR 压降区域删除走线和过孔。最低电压从 1.774V 下降到 1.770V，仍在规定范围之内，从而节省了宝贵的布线资源(图 3)。

第三步：电源网络验证


在完成全局电源布线、单元放置和信号线布线之后，接着就进行全芯片分层式电源网络 IR 压降验证。用于该分析的 VS SoC 输入包括信号和电源布线的芯片级 DEF、基于实例的功耗以及 DSP 核心、SRAM 和标准单元的详细视图。

为了对每个模块进行精确的功耗估计，TI 使用 Synopsys 公司的晶体管级仿真工具 Powermill。对于版图设计前分析，要创建 Powermill 所需的 SPICE 模型架构(deck)，该 SPICE 模型架构则藉由 Synopsys 包含对线电容的线负载模型估值的已综合数据库得到。对于版图设计后分析，开发人员根据版图设计后 EDIF 网表创建 Powermill 所需的 SPICE 模型架构，该 EDIF 网表包含用 Simplex 的 Fire&Ice QX 提取的后端注释寄生电容。

在定型的 DEF 上用 VS SoC 进行全芯片分层式分析，400MHz 的 SUN Ultrasparc-II 工作站需要运行 22 分钟并占用 550MB 内存。除了 IR 压降分析，全芯片分析还产生了其它一些电源网络信息，包括电阻电流、抽头电流(tap current)和电流密度方块图。图 4 的方块图将电源网络的行为形象地表现出来，例如，抽头电流的分配表明内存中电流非常低，DSP 核心中的电流较高，正如预期那样。

验证精密度

利用 VS SoC 的 DEF 分析速度很快，与现有的版图设计后晶体管级电源网络提取和分析所用的 17.5 个 CPU 小时相比，它只需要 22 个 CPU 分钟，但是，分析精密度也很重要。为了验证分层式分析的精密度，开发人员利用现有的电源网络验证方法，在定型的 GDSII 版图上对该电源网络进行了一项扁平的、晶体管级的分析。



根据该分析计算出的最小工作电压为 1.7477V，IR 压降为 0.0523V；而根据分层式分析计算出的最小工作电压为 1.7472V，IR 压降为 0.0528V，几乎与晶体管级分析的结果相同，误差在 0.1% 以内(图 5)。

Simplex 将精密度的提高归因于 Accura 静态分析专有技术，它能分析时钟域、识别内存和门电路，并根据基本输入分析传输行为。

对时序的影响

非均匀电源分配会影响芯片性能，因此必须对其进行 DSM SoC 时序验证。在讨论时序收敛环路时，IR 压降对时序的影响已被忽略，这是因为很难获得 IR 压降对时序影响的数据，也很难获得扁平晶体管级分析的长期循环时间数据。试验表明，将 VS SoC 分层式分析得到的基于实例的 IR 压降数据加入到延迟计算器(Synopsys 的 Primitime)，可以获得 IR 压降对时序的影响。

开发人员用手工方法将基于实例的 IR 压降数据加入 Primitime 工具，并建立了用于不同级别的 IR 压降(2%、5%、10%)的多个 Synopsys 单元库，然后，根据 VS SoC 得到的 IR 压降数据为 Primitime 分析选择库单元。

实验结果如图 6 所示，显示了 IR 压降对时序的显著影响，IR 压降造成最坏影响的案例路径以及造成一般影响的路径可在图中看到。这表明考虑 IR 压降的时序验证流程很有价值。

本文结论

电源网络验证 SoC 设计方法的一个重要组成部份。利用 VS SOC 能够开发一种新型用于包含门级和晶体管级分析的电源网络验证的分层式方法。TI 的开发人员现在能够使其设计中的电流表现可视化，并且在物理设计早期验证其电源网络设计的完整性。早期分析使设计者最容易实现对电源网络的修改且成本最低。

电源网络验证也避免了不必要且普遍存在的电源网络设计冗余度太大的问题,并且还能显示时序验证流程中的 IR 压降等数据。

作者简介：

Robin C. Sarma 负责用于 DSP 设计的深次微米 EDA 方法项目，主要协调设计、制造和芯片加工技术的开发，以确保 DSP 在预期的成品率、性能和可靠性的前提下实现量产。

Arjun Rajagopal 是 TI 公司 Dallas DSP 设计部的 IC 设计人员，负责电源网络设计和验证。

为明天的数据联网系统供电

作者阐述了现代通讯业对电源系统的要求，以及如何为数据联网系统选择合适的供电方式和系统。

- [板上 DC/DC 电源模块](#)
- [分布式供电结构\(DPA\)](#)
- [数据联网应用的要求](#)

- [总结](#)

Per Lindman

爱立信有限公司微电子部

Kwokwai Ma 博士技术经理

爱立信有限公司微电子部

随着现代电讯业的发展，电讯和数据通讯都可以连接到一个通用的连接网络。这就需要大量的新型数据联网设备，高速中央处理单元(CPU)、数字信号处理器(DSP)、用于 LAN 和 WAN 交换的 10Gbit/s 的高速传输路由器及交换设备、以及 SDH 系统设备。固定和移动接入系统都要连接到这些新型联网设备的接入点上。还要提供大量基于 TCP/IP 和/或 ATM 的语音、视频及数据服务。

这些新型的数据联网设备及网络接入系统都会包括对成本敏感的板上电源解决方案，而且开发进程必须满足设备生产商和电讯营运商要求的短面市时间(TTM)。

为了迎接电讯领域的新挑战，生产出价廉物美的板上 DC/DC 电源模块，电源供货商必须在 TTM、品质和性能价格比方面具有世界一流的研发及生产能力。产品的开发必须遵循客户及应用设备的特殊需求。板上电源解决方案的设计必须具有高整合度以尽量减少器件数量和故障率、限制关键特征及优化生产流程以增加产量并努力达到“零缺陷”。

板上 DC/DC 电源模块

板上 DC/DC 电源模块的开发设计应满足以下四大要求：小型化以节省宝贵的板上空间；薄封装以适应狭窄的系统板间距离；输出电压能达到 1.8V 及更低；以及 3.3V 电压时效率高于 90%。

新的功能要求快速的动态响应和精确的静态负载调节，以及不断增大的负载电流和表面贴装化(SMT)，这些都要求开发出电路及结构设计方面新的技术和解决方案。

小型化将不断节省板上空间。由于采用了新的组件封装技术和更高效的电源转换线路，输出功率和电流不断增加，目前一个标准半砖封装的电压变换模块输出电流可达到 60A。新的表面贴装技术结合具有良好热性能的小型化的封装，实际上消除了封装热阻抗并且大幅地提高了功率密度。

SMD 型电源模块越来越多地应用于低功率应用，以后也会应用于较高功率领域。一块板上同时采用插接式封装的 DC/DC 电源模块和其它 SMD 组件时，电路板的生产成本将十分昂贵，因为生产时要用到两种不同的焊接制程。

采用薄封装电源模块是为了适应狭窄的系统板间距离并能改善系统的散热管理。为了满足不同市场的要求，板上的 DC/DC 电源模块高度应低于 8.5mm。高度要求取决于机架内的板间距离。DC/DC 电源模块及其散热器往往是板上最高的器件，而变压器及输出电感等磁性组件则是电源模块内最高的器件。为了适应狭窄的系统板间距离，DC/DC 电源模块不应该使用散热器，因此要求电源模块有很高的转换效率，并使用平面磁芯及绕圈来降低电源模块本身的高度。

集体电路的整合度及工作频率越来越高，高整合度要求更密的线宽和更低的供电电压，以及更大的工作电流。因此要求 DC/DC 电源模块有更高的效率以作配合。最新的板上 DC/DC 电源模块采用了输出同步整流的精密电路，能在输出电压为 3.3V 时达到大于 90%的高转换效率。

为了正确地开关功率场效应管，在导通电阻和栅极电荷之间必须作出适当的设计折衷。采用了优化工作于更低电压的新式零配件，在输出电压 1.8V 和 1.5V 时转换效率有可能接近 90%。最近，随着应用于同步整流的功率场效应管技术的发展，增加了沟道密度，并减少了每单位面积的闸电荷。现在的芯片面积只需上一代芯片的一半，就能处理相同的电流，实现在高频率开关时保持高效率。开关频率较高，DC/DC 电源模块就能用较小的电容和电感并能使反馈控制环有更大的带宽，输出就有更好的动态响应。

使用输出同步整流的电源模块与采用肖特基管整流的模块有不同的特性。同步整流的优点除了更高的转换效率外，还包括精确的负载调整率和不需要最小负载。但是它的缺点是，如果没有起相或作用的输出二极管或有源输出均流控制，几个输出之间就不能并联工作。


接入网系统经常在不受控制的环境下工作，设备内部的工作环境温度范围可达-40 度到+85 度。这代表着板上的 DC/DC 电源模块必须有很好的热设计，其外壳温度范围至少为-40 度到+100 度。

低输出电压(<3.3V)的板上 DC/DC 电源模块通常按其输出电流来分类及制定规格，而不象较高输出电压(例如 5V)时那样按输出功率分类。

这是由于一个 1.8V/30A 输出的电源模块的设计，与 3.3V/30A 的设计类似，但设计一个输出为 1.8V(83A)150W 的电源模块与一个输出为 5V(30A)的相同功率的电源模块则大不相同，特别是在输出级和散热设计方面。

要提高电源模块的输出电流及热设计，需要采用新的器件、材料、设计工具和技术。设备生产商的产品面市时间的缩短促使他们采用标准的板上 DC/DC 电源模块，从而节省定制设计及认证测试一个新的 DC/DC 电源模块所需要的时间和金钱。为了保持甚至是改善性能价格比，需要高产量和高自动化程度，以弥补日益增加的技术开发投入并降低组件和生产成本。

分布式供电结构(DPA)



从 80 年代初开始，通讯交换系统(图 1)就采用了 DPA。数据通讯应用首次应用 DPA 和 48V 直流供电是 FutureBus+，并于 1992 年被标准化。

从那时起输出电压不断降低，在不远的将来有可能达到 1V 以下。这样发展下去，DPA 将成为唯一的能满足板上低电压和动态及静态性能的实用且经济的解决方案。板上 DC/DC 电源模块是分布式供电结构的关键部份。一根标准的直流电压总线为机架内的板上 DC/DC 电源模块供电。一般每块板构成系统中的一个可替换单元，即一块板如果出现故障，不会影响其它板并且系统能继续运行。用 DPA 的好处包括在主电源出故障时有后备电池供应、低配电损耗、以及一个能满足电压和功率变化需要的灵活的模块化解决方案。

要实现每微秒 100A 的高速动态响应，必须将去耦电容、有宽带控制环路的 DC/DC 电源模块及超高速稳压器结合起来。

在最严格的 CPU 内核供电应用中，由于需要很高的输出电流和严

格的动态响应要求，所需去耦电容的数量和尺寸、以及传统单相转换器的成本和热性能都将令人无法接受。在这种情况下，多相或交替式开关电源转换器解决方案能令功率场效应管提供较佳的性能价格比和散热处理。

它的原理是使用几个有相移的开关电源转换电路以提高有效开关频率(<1MHZ)来改善动态响应，以减小电容的数量和尺寸及每个相位的尖峰电流。

由于减小了每相的尖峰电流，数个较小的表面贴装功率场效应管就可以替代一个较大的带散热功率场效应管。

在 DC/DC 电源模块机箱架内，当板的间距为 20mm 时，所允许的器件高度最高为 12.7mm，具体的高度取决于板的大小和厚度。当板的间距为 15mm 时，器件最高为 8.5mm。

用 48 伏直流系统电压的分布式供电结构(DPA)，将成为数据联网系统的优先电源解决方案。实际上它已成为电讯系统的国际标准，包括第三代移动无线系统 UMTS/WCDMA。一些现有的蜂窝无线系统(24V 直流电)及一些国家的电讯交换系统(60V 直流电)则采用了其它的系统电压。

数据联网应用的要求

板上 DC/DC 电源模块的功率要求，从用于通讯交换的每块板 10W，到用于高速 CPU 和高速 10Gbit/s 路由器的每块板超过 200W。



在大功率应用时需要使用强制风冷，在低功率应用中由于要实现高封装密度及更小型化的设备，也越来越多地使用强制风冷。

1. 总体要求

正常的输入电压范围是从 36V 到 60Vdc，但具体要求是大不相同的。设备生产商可能采用 ETSI 的 A 接口的规格范围 40.5 到 60Vdc，或者更窄的范围，例如 42Vdc±5%。采用 36—75Vdc 的板上 DC/DC 电源模块能满足全世界的需求。

虽然板上 DC/DC 电源模块没有明确的规则要求安全隔离，大部份的应用都要求电源模块的初级和次级之间有隔离。从电源安全规则的角度来看，这两级都是二次电压(一次电压是交流市电)，隔离是出于运作上的原因，例如控制接地环路和电流。

电磁干扰(EMI)水平通常要满足 CISPR22/EN55022/FCC15J 的 A 级标准。虽然板上主要的传导噪声由高速开关的逻辑和处理器产生，板上的 DC/DC 电源模块通常要求有内置

滤波器。对于大功率的电源模块，市场上带有内置式 A 级 EMI 滤波器的产品十分有限，通常都采用外置式滤波器。

随着半导体制程的发展及性能的优化，一块电路板经常需要多种电压。ASIC 通常需要双电源供电，因此需要一个经济的解决方案。

有多种方案可提供板上的多个电压输出，分别为独立的多个 DC/DC 电源模块、独立调节的双输出 DC/DC 电源模块、及稳压器。

在大功率应用时使用多个独立的电源模块是比较合理的，对上电次序控制也方便。独立调节的双输出板上 DC/DC 电源模块可以容易地在市场上找到，用在低功率时性能良好，而且比多个电源模块的成本低。在低功率时，如果需要三种或更多的电压，稳压器是低成本且较灵活的设计方法。

2. 机械结构和热条件板的间距通常在 25 到 30mm 之间，电路板通常由 18 到 22 层，厚度大约为 2.5mm。板的面积从一个欧洲标准尺寸到大至 500 平方毫米。

由于机箱内的功率损耗很高，因此需要使用风速 1m/s 到 3m/s 的强制对流。一个机箱内的功率损耗可能超过 3KW。数据联网设备在室内工作，机箱内的环境温度范围通常在 0 到+70 度之间。

3. 品质、可靠性及寿命

对于现代电讯业生产商，购买的材料必须具有极佳的品质和可靠性，所以板上 DC/DC 电源模块也必须优质和可靠。所有产品和服务实现无缺陷是最终的品质要求。对于所有的材料通常要达到 <1ppm(百万分之一)，供货商的生产程序也十分重要。

数据联网设备必须满足与其它的通讯设备和系统同样的要求，因而其可靠性和可用性的要求十分高。对于大功率(150W)的板上 DC/DC 电源模块，要求故障率低于 400FIT 及很高的出厂品质。有些客户要求 DC/DC 电源模块的批次验收率符合 MIL-STD-105 的 AQL 的抽样标准。

使用寿命的要求反映了快速的开发周期和新产品设备的上市。通讯设备的使用寿命通常为 15-20 年，但现代通讯业的趋势将其缩短为 10 年。

4. 特殊的功率要求

为易于电路板的带电插入，需要限定浪涌电流，典型值为每微秒 0.1A，可由一个内置式慢激活功能来控制。不应把这个值与板上 DC/DC 电源模块的输入电容的充电电流混淆。现代的板上 DC/DC 电源模块的输入电容相对较小，因此开始充电时的瞬时电流在正常情况下不会影响系统运行。

然而，为保证稳定地运行，一些大功率的板上 DC/DC 电源模块的输入电容很大，以补偿直流电压总线上相对较高的阻抗。在电路板热插入时，电容的瞬时充电电流可能导致电源系统锁存、关闭或烧毁输入保险丝，所以需要加入外部电路来限制浪涌电流。

一些应用设备需要很大的电流，较大型的 IP 路由器里的电路板所需的最高值达到 60A，通常这些电路板只需较低的供电电压，对于高性能的 CPU 只需 1.1V。

数据联网系统的供电电压为：

- CPU: 3.3V/2.5V 至 1.1-1.8V
- 内存: 3.3V/2.5V
- 激光二极管和磁盘驱动器: 5.1V/12V
- DSP: 2.5V/1.8V 至 1.2-1.5V
- I/O 接口: 3.3V/2.5V

输出电压的容许范围是±3%，纹波的峰-峰值低于 50mV。一般对动态性能没有严格限制。大部份的电路板都连续工作，且 CPU 一直处于工作状态，板上 DC/DC 电源模块的动态性能和标准去耦电容通常都能满足要求。睡眠模式和其它节能技术更多地用于例如 ADSL 板之类的不必连续工作的 NT 设备中。

用于数据联网应用的板上 DC/DC 电源模块

用于数据联网应用的 DC/DC 电源模块具有高功率密度，其典型封装是工业标准的半砖封装(57.9x61.0x12.7mm)，或四分之一砖(57.9x36.8x12.7mm)(见图 2)。设计时通常将其整合到一块铝基板上，以利于散热。基板用作功率损耗器件的散热器，在温度较高的环境里，也可把外部附加散热器加到基板上。

半砖封装的功率密度大于每立方英寸 100W，在目前的制程水平中，产品的输出电流可达到 60A。使用同步整流技术，效率可高达 90%(图 3)。




圖 4：3.3V 電壓輸出端輸出電流下降曲線（無散熱）。




圖 3：同步整流的 60A DC/DC 電源模組的效率與輸出電流的關係。

机箱内部的强制风冷的风速为 1 到 3m/s，也能冷却板上 DC/DC 电源模块。如果电源没有外部冷却装置，需要把输出电流降额。

其它的重要特性还包括：较好的动态调节能力和较好的输入电压及负载调节能力。虽然电源模块与板上的其它线路离的很近，但即使在短距离内大电流也会导致明显的电压降。当电源模块和其它电路之间的导线电阻为 2 毫欧姆时，在 30A 输出电流时压降便有 60mV，这相当于在 3.3V 输出时有 2% 的偏差。如果供电电压的容许范围为±3%，它只给板上 DC/DC 电源模块留了 1% 的偏差范围。板上的动态阻抗可能高达几欧姆，由于线路板中不同层之间的导线会存在寄生电感，当 DC/DC 电源模块提供大动态电流时，必然会引起较大电压降及电压突变。

因而，当电流变化很快时，需要加上较大的去耦电容，同时模块电源也要有良好的动态调节性能，以减小输出电容值。

在大功率时，输出纹波峰-峰值要小于 50mV，由于高密度 DC/DC 电源模块的封装体积的限制，不能把所有的输出滤波电容放入模块内部，所以需要外加输出滤波电容。

DC/DC 电源模块还需要更多的功能和保护电路，包括遥控开关、输出调压来满足特殊应用所需的精确电压值、电压遥测以自动补偿大输出电流造成的压降；过流及过温保护以防电源模块在短路和温度过高时损坏。这些功能和保护电路多是市场和客户的特殊要求，细节需要与设备生产商合作制定。

总结
电讯业的发展将需要大量新型的数据联网设备和系统。这些新设备和系统要有高性能、灵活和经济的电源解决方案，以满足不断变化的对供电电压的要求和新电讯运营商要求的短面市时间。用 48Vdc 电压总线的分布式电源结构成为唯一实用和经济的解决方案。板上 dc/dc 电源模块是其中的关键因素，它要具备高效、良好的可靠性和很好的散热设计。

确保深次微米信号完整性的布局和布线工具