

为提高大家的兴趣，我先讲一点变压器。

大家都知道变压器有两种绕法：顺序绕法和夹层绕法。这两种绕法对 EMI 和漏感有不同的影响。顺序绕法一般漏感为电感量的 5%左右，但由于初、次级只有一个接触面，耦合电容较小，所以 EMI 比较好。

夹层绕法一般漏感为电感量的 1-3%左右，但由于初、次级只有两个接触面，耦合电容较大，所以 EMI 比较难过。一般 30-40W 以下，功率不大，漏感能量还可以接受，所以用顺序绕法比较多，40W 以上，漏感的能量较大，一般只能用夹层绕法。

### 漏感主要与哪些因素有关呢？

几个因素，最重要的两个。

绕组顺序：夹层绕法一般是先初级，后次级的 1/2-1/3。

变压器形状：长宽比越大的变压器漏感越小。

耦合电容是最大的共模干扰传导途径。漏感产生的干扰频率比较低，也容易处理。

并不是说不能用三名治绕，功率稍微大一点也只能用这个方法。否则漏感太大。

只是干扰大小的问题，当然在小功率的时候有更多的考虑，比如取消共模电感，来降低成本。

同样的电路参数其性能有截然的不同。同样是 12V/1A 的电源，顺绕法必须加一直假负载，夹层侧不用。可以说是漏感造成了电源稳定性能下将吗？用卧式的和立式的变压器做出的效果又会不同

### 气息

但注意气息一般不要大于 1 毫米，否则可能引起边缘磁通效应使初级有过热点。

反激电压方式不需要斜率补偿。电流方式大于 50% 脉宽，或为了防止噪音影响需要加，计算方法可参考 3842 应用指南。

### 铜薄

在小功率电源变压器中，一般有两种屏蔽层，铜薄和绕组。铜薄的原理是切断了初次级间杂散电容的路径，让其都对地形成电容，其屏蔽效果非常好，但工艺，成本都上升。绕组屏蔽有两种原理都在起作用：切断电容路径和电场平衡。所以绕组的匝数，绕向和位置对 EMI 的结果都有很大影响。可惜我不会在这里画图来讲解。

**总之有一点：屏蔽绕组感应的电压要和被屏蔽绕组工作时的电压方向相反。**

屏蔽绕组的位置对电源的待机功耗有较大的影响。

是 EMI 屏蔽，非安全屏蔽。

可以接原边的地线，也可以接原边的高压端，EMI 几乎没有分别，因为有高压电容存在，上下对共模信号（一般大于 1M 后以共模干扰为主）来说是等电位的。

变压器的外部屏蔽可以不接，也可以接初级地线，其对 EMI 的影响看绕组内部的情况，但注意安规的问题，接初级地线，磁芯就是初级。

两个重要的方法，一是把产生的滤掉，二不要让它产生，变压器是产生共模干扰的元凶，因初级与次级线圈之间相当于电容，就有回路，因是通过电容回路，只要你能让电容两端产生的电压一样，它就没有了电流，在变压器上每一圈感应出来的电压是一样的，只要你在初级与次级的接触层处理好圈数，同名端的方向，线圈面积，因变压器的参数很分散，变压器做好还需要在电路上调整。这只是对传导有效果，对辐射没有效果，对辐射你可以把开关管的开关速度放慢，也就是把驱动波形做斜一点，对改善辐射相当明显，但效率会直线往下掉，你要选用 Ron 小的管，还有 PCB LAYOUT，滤波电路少不了了，但装在板上效果不一定好，检验方法，你把滤波电路元件认它失效，另用小板做一个滤波电路，元件跟原板上用的一样，测试时小板不要靠近大板，比较一下结果就知道 LAYOUT 得怎样了

### 气隙

开气隙有两个目的：

1、是为了达到所需要的电感量。因反激电路在开关管导通时存储的能量与电感量有关，如电感量大，导通时间存储的能量就小，这样，为满足输出功率的要求，他就会自动加大直流点（也就是我们常说的增大最小原边电流，使电路工作在连续状态）。理论上，这样会使原、副边的峰值电流减小，对电路有利，但是，这样也会使直流产生的磁感应强度上移，磁芯趋向饱和，这就引出开气隙的另一目的：

2、吸收直流磁场，避免磁芯饱和。众所周知，对于闭合磁路，很小的直流电流就足以使之饱和，如上述，一方面，从电路层面考虑，电感量大对电路参数有利，而电感量大意味着气隙需减小（当然也可以增加匝数），但同时，对磁芯而言，气隙又要大一点才不致饱和，实际上，设计的难点就是如何计算取得最佳点。

至于反激电路磁芯非得开气隙倒未必，如前所述，如果使用闭合磁芯所得到的初级电感量，初级最小原边电流仍小于 0，这样就不需气隙，但满足这样条件的电路功率一定不大。

### 屏蔽绕组对变压器的工作有影响

屏蔽绕组为了起到很好的作用，一般紧靠初级，这样它跟初级绕组之间形成一个电容，屏蔽绕组一般接初级地线或高压端，这个电容就相当于接在 MOS 的 D-S 端，很明显造成很大的开通损耗。影响了待机功耗，对 3842 控制来说还可能引起空载不稳定。当然，加屏蔽也会使漏感增大，但此影响在空载时是次要的。

理论上关断损耗会小。

但由于关断电路作用都很强，MOS 速度又快，所以对关断的损耗影响很小。

另外屏蔽引起的损耗严格来说不全算开通损耗，有一部分是导通损耗，在开通瞬间和导通后，电容放电。用电流探头可以很明显看到导通瞬间有一个很大的尖峰。

有两个屏蔽绕组当然好，如有一个，要靠近最大干扰源，也就是连接 MOS 的 D 端的那一部分绕组，绕向和这一部分相反，这样利用电场抵消的原理，适当调整屏蔽匝数，可使其整体对外电场基本抵消，这样就减小了共模电流，差模部分就靠前面的差模滤波，当然采用一些谐振的方法降低干扰源占有很重要的成分，变压器的技术只是用来切断传播途径。

其实我一直很怀疑你和 leo 所说的这么大功率无 Y 电容，原因是共模电流除变压器外还有一个传播途径，那就是 MOS 的 D 端，包括 D 端和变压器的连线这一部分面积，因为这一部分面积和大地形成一个电容，构成共模电流的第二个主要传播途径，这一部分与变压器没有关系，要想去掉这一部分，只有用一个金属壳把电源包起来，然后金属壳落初级地线，但这样外壳会有高压，所以只有在适配器里面才会用，因为它外面还有塑料壳。所以你的应该是适配器，如果是开放式结构，我认为是万难做到的。当然人外有人，也可能是我的理论和经验不够，需要再努力。leo 的我问过，是适配器。

**最外铜皮接地与否**—绕组最外层如果工作时电压变动大，则接地有巨大的影响，如果变动小，也有影响，但不是很大，当然电源功率本身很大时最好接地。**中间屏蔽接高压端和地线真对EMI 没有分别**

至于外部屏蔽，首先要满足安规的要求，在此前提下，当然宽一些会好一点，但增加了成本，只要把两半磁心的结合面包住就好了，还有一个更好的方法，让铜带直接接触磁心。

#### 反激式电源的开关过程分析。

**MOS 关断后**，初级电流给 MOS 输出电容和变压器杂散电容充电（实际杂散电容放电，为简单，我们统一说充电），然后 DS 端电压谐振上升，由于电流很大，谐振电路 Q 值很小，所以基本上是线形上升，当 DS 端电压上升到在次级的电压达到输出电压加整流管的电压后，本应该次级就导通，但由于次极漏感的影响，电压还会上升一些来克服次级漏感的影响，这样反映到初级的电压也略高于正常反射电压，在这样条件下，次级电流开始上升，初级电流开始下降，但不要忘记初级的漏感，它由于不能偶合，所以它的能量要释放，这时是漏感和 MOS 输出电容，变压器杂散电容谐振，电压冲高，形成几个震荡，能量在嵌位电路消耗掉，这里要注意一点，**漏感的电流始终是和初级电流串联的，所以漏感电流的下降过程就是次级电流的上升过程，而漏感电流的下降过程是由嵌位电路电容上的电压和反射电压的差来决定的，此差越大，下降越快，转换过程越快，明显效率会提高，转换的过程是电压电流叠加的过程。**

用 RC 做吸收时，由于稳态时 C 上的电压和反射电压差别不是太大，所以转换过程慢，效率低，用 TVS 做吸收时，其允许电压和反射电压差很多，所以转换快，效率高，当然 RC 耗电是另一个方面。

是由电磁定律决定的： $u = l \cdot di/dt$  其中 l 是原边漏感，其电流的变化必然感应出一相应电压，此电压值由外部电路决定，由公式可知，感应电压越高，电流变化越快，开关管上的电压电流交叉时间越短，关断损耗越小。（因漏感与原边励磁电感串联，故原边漏感厨师电流等于开关管关断时的电流值。）

1. 怎么说都没有关系，关键是理解这个过程，MOS 导通时杂散电容电压是上正下负，转换过程结束后是下正上负。

2 用 RCD 吸收，**漏感电流下降激起的电压一般不会高于副边反射电压。C 上的电压是反射电压和漏感电压的和，当 MOS 关断时，C 上的电压和反射电压的差决定了漏感的电流下降速度**，差  $U = L \cdot i_{out} \cdot dI/dT$ 。当然 C 上的电压也包括漏感引起的一个尖峰，C 越大时此尖峰也越小。用 TVS 时因为没有 C，此尖峰就是 TVS 的稳压值。

4. 这个问题实际上已说过，RCD 的能量有两部分，漏感能量和一点励磁能量，原因很简单：我们设想变压器没有漏感，MOS 关断时反射电压还是加在 R 上，当然要耗能。

不知是否满意？

2. 首先加在电容上的直流电压不是  $(n \cdot (V_o + V_d))$ ，如果是这个电压，则电源的转换时间将非常长。一定会比这个电压高。

其次，RCD 吸收回路吸收的能量恰恰向你说的，是由两部分组成，一部分是漏感的能量，还有一部分是初级电感储能。这后一部分是很多人不会想到的。

#### 3. 整流管 RC 吸收回路的设计

先不加 RC，用电容比较低的电压探头测出原始的震荡频率。此震荡是有 C 形成的，L 主要是变压器次级漏感和布线的电感和输出电容 ESL，C 主要是二极管节电容和变压器次级的杂散电容，有时候杂散电容的容量会超过二极管节电容，在一些论文中一般认为节电容是主要的，按此做计算，所以结果不正确。

测出原始震荡频率后，就可以知道要加的电阻了。因为要阻尼震荡，只要  $R = 2\pi f L = 1/(2\pi f C)$  特征阻抗就可以了。要知道 L 或 C，我们上面已经说了，由于杂散参数的影响，查手册是不准确的，可以用实验的方法，试着在二极管上面加电容，直到震荡频率变为原来的 1/2。则原来震荡的 C 值为所加电容的 1/3，可以算出 R 值了，把 R 加到所加 C 上，震荡就可以大大衰减（根据原来的震荡频率，也可以算出震荡的 L 值）。这时适当调整 R 的大小，直到震荡基本被抑制，当然如果 C 值加的很大，会影响效率。此时需要调整变压器结构。

#### 4. RC 吸收电路的设计

开关管和输出整流管的震铃是每个电源设计工程师最讨厌的事情。过度的震铃引起的过压可能使器件损坏，引起高频 EMI 问题，或者环路不稳定，解决的办法通常是加一个 RC 吸收电路。但很多人不知该如何选取 RC 的值。

首先在不加吸收电路轻载下用示波器测量震铃的频率，但注意用低电容的探头，因为探头的电容会引起震铃频率的改变，使设计结果不准。

其次，在测量震铃频率时尽可能在工作的最高电压下，因为震零的频率会随电压升高而变化，这主要是MOS或二极管的输出电容会随电压而变化。


震零产生的原因是等效 RLC 电路的震荡，对于一个低损的电路，这种震荡可能持续几个周期。要阻尼此震荡，我们要先知道此震荡的一个参数，对 MOS，漏感是引起震荡的主要电感，此值可以测出，对二极管，电容是主要因素，可以有手册查出。计算其阻抗：知道 L，则  $Z=2\pi fL$ ；知道 C， $Z=1/(2\pi fC)$ 。先试逆 Z，通常足可以控制震铃。

但损耗可能很高，这时需要串联一个电容来减小阻尼电路的功率损耗。可如此计算 C 值： $C=1/(3\pi f^2 R)$ 。增加 C 值损耗就增加，但阻尼作用加强，减小 C 值当然是相反的作用。

电阻的损耗  $P=C*(V^2/V) F_s$ 。当然在某些电路形式里面损耗可能是 0.5P。实际中，可依计算的值为基础，根据实验做一些调整

RRCR 电路，吸收电路用 1N4007 之类的慢速管，在上面串联一个几十欧姆的电阻，然后是传统的 RC，也是利用 D 的慢把一部分能量送回去，用 R 阻尼震荡，一般关断时的震荡频率为 8MHz 左右，这么一改后震荡几乎没有了，所以以大约 8MHz 为中心的共模干扰会下降很大。这个方法在充电器中大量使用，但大功率时会降低效率。其实这和在变压器初级除 RCD 外再并联一个 RC 是一样的道理，只是并联 RC 的方法损耗更大。去掉 Y 电容不能以减低效率为代价。

C 会充电，有两部分，次级反回一个加变压器漏的能量，反击完了后，C 会通过 R10, R72, D5 变压器形成回路把一部分能量返回，也会减少 ring，这个专利申请得很灵活，只要通过电路把 C 的能量返回，不在乎电路的形式。



此线路起主要作用的是 D5, D1, 反激时由 T1-D5-R10//D1-C34, 当 R10 上的电压大到 D1 导通时, D1 起主要作用, 如果没有 D1, 关断时的第一个上升 SPIKE 会很高, 而下降的 SPIKE 则很低, 其后的振铃会很小. D5 用成普遍的 1N4007 效果会很好, 上升及下降 SPIKE 会小得多, 从而降低了 dV/dt, EMI 会好过很多

#### 反激式变换器中 RCD 箔位电路的设计

在反激式变换器中，箝位电路采用 RCD 形式具有结构简单，成本低廉等优点，本文详细论述了该种电路的设计方法。

**Abstract:** The application of RCD circuit in converter can realize low cost and low parts count. How to design that circuit is introduced.

**Keyword:** RCD clamp, Flyback converter

#### 一、引言

反激式变换器具有低成本，体积小，易于实现多路输出等优点，因此被广泛应用于中小功率 ( $\leq 100W$ ) 的电源中。

但是，由于变压器漏感的存在及其它分布参数的影响，反激式变换器在开关管关断瞬间会产生很大的尖峰电压，这个尖峰电压严重威胁着开关管的正常工作，必须采取措施对其进行抑制，目前，有很多种方法可以实现这个目的，其中的 RCD 箝位法以其结构简单，成本低廉的特点而得以广泛应用，但是，由于 RCD 箝位电路的箝位电压会随着负载的变化而变化，如果参数设计不合理，该电路或者会降低系统的效率，或者会达不到箝位要求而使开关管损坏，本文介绍了反激式变换器中的 RCD 箝位电路的基本原理，给出了一套较为实用的设计方法。




图 6-10 为 RCD 箱位电路在反激式变换器中的应用。

图中:  $V_{clamp}$ :箝位电容两端间的电压

$V_{in}$ :输入电压

$V_D$ :开关管漏极电压

$L_p$ :初级绕组的电感量

$L_{lk}$ :初级绕组的漏感量

该图中 RCD 箍位电路的工作原理是：当开关管导通时，能量存储在  $L_p$  和  $L_{lk}$  中，当开关管关闭时， $L_p$  中的能量将转移到副边输出，但漏感  $L_{lk}$  中的能量将不会传递到副边。如果没有 RCD 箍位电路， $L_{lk}$  中的能量将会在开关管关断瞬间转移到开关管的漏源极间电容和电路中的其它杂散电容中，此时开关管的漏极将会承受较高的开关应力。若加上 RCD 箍位电路， $L_{lk}$  中的大部分能量将在开关管关断瞬间转移到箝位电路的箝位电容上，然后这部分能量被箝位电阻  $R_c$  消耗。这样就大大减少了开关管的电压应力。

### 三、RCD 箱位电路的设计

在 RCD 箱位电路中电阻  $R_C$  和电容  $C_C$  的取值都比较大，因此，箱位电容  $C_C$  上的电压在每个开关周期不会有较大的变化，这样，我们可以用一个恒定

值 **Vclamp** 来表示箝位电容两端的电源。在此基础上我们可以按以下几个步骤来设计 RCD 箝位电路。

步骤一：确定箝位电压  $V_{clamp}$

图 2 表示的是采用 RCD 箍位的反激变换器的开关管的漏极电压。

图中:  $V_{OR}$ : 次级到初级的折射电压

$V_{clamp}$ : 箱位电容  $C_c$  两端的箱位电压

**V<sub>BR(DSS)</sub>**: 开关管的漏源极击穿电压

**V<sub>INMAX</sub>**: 最大输入直流电压

由图可见，箝位电压  $V_{clamp}$  与开关管的  $V_{BR(DSS)}$  及输入最高电压有关，如果考虑 0.9 的降额使用系数，可用下式来确定  $V_{clamp}$  的大小

步骤二：确定初级绕组的漏感量  $L_{lk}$

初级绕组的漏感量可以通过测试来获得，常用方法是，短路各个次级绕组测试此时的初级绕组的感量，这个值就是初级绕组的漏感量。需要注意的是，测试频率应采用变换器的工作频率。

当然，批量生产时不可能采取逐个测试的方法，这时，可确定一个百分比来估计整个批次的漏感值，这个百分比通常是在 1%--5%。

步骤三：确定箝位电阻  $R_C$

前文提到，箝位电容  $C_c$  两端的电压可用恒定值  $V_{clamp}$  表示，因此箝位电阻消耗的功率为：

式中： $P_{R\text{-clamp}}$ ：箝位电阻消耗的功率

另一方面从能量守恒原则考虑，存在以下关系：

式中： $W_{R\text{-clamp}}$ ：箝位电阻消耗的能量

**W<sub>l</sub>**: 初级绕组漏感中存储的能量

$V_{OR}$ : 次级到初级的折射电压。

$V_{clamp}$ : 箔位电压

将能量转换为平均功率则(3)式可变为:

式中:  $f_s$ : 变换器的工作频率

$L_{lk}$ : 初级绕组的漏感量

**I<sub>ds-peak</sub>**: 开关管的最大峰值电流(即低压满载时的峰值电流)

这样由(2)、(4)式就可得到箱位电阻的计算公式:

$$R_c = \frac{2(V_{clamp} - V_{OR}) \cdot V_{clamp}}{l_{lk} \cdot (I_{ds-peak})^2 \cdot f_s} \dots \dots \dots (5)$$

步骤四：确定箝位电容  $C_c$

箱位电容  $C_c$  的值应取得足够大以保证其在吸收漏感能量时自身的脉动电压足够小，通常取这个脉动电压为箱位电压的 5%--10%，这样，我们就可通过下式来确定  $C_c$  的最小值。

式中:  $C_c$ : 箔位电容

$V_{clamp}$ : 箔位电压

$\Delta V_{\text{clamp}}$ : 箔位电容上的脉动电压

$R_c$ : 箱位电阻

$f_s$ : 变换器的工作频率

#### 步骤五：实验验证

上述计算结果，应该在实验中得以验证，此时应该观察各种输入电压及负载情况下的箝位电压波形，同时还要考虑元器件的选型是否合理，比如，箝位电阻的功率选择应考虑  $1/3$  降额使用，箝位电容应选择具有低的串联等效电阻和低的等效电感的电容，箝位二极管应选择反向击穿电压高于开关管的漏源击穿电压且反向恢复时间尽可能短的超快恢复二极管。另外，上述计算过程并没有考虑寄生参数的影响，所以我们应以计算值为基础，根据实验的情况适当调整，很快即可得到满意的值。

#### 四、总结

RCD 算位电路广泛应用于中小功率的反激式变换器中，只有合理的选择 R、C 的参数，才能实现低成本、高可靠性的电源。

#### 5. 反激电源多路输出交叉调整率的产生原因和改进方法

理论上反激电源比正激电源更适用于多路输出，但实际上反击电源的多路输出交叉调整率比正激电源更难做，这主要是正激后面加了个偶合电感，而反激的漏感不是零。

很多人做反激电源时都遇到这个问题，一路输出稳定性非常好，但多路输出时没有直接取反馈的路的电压会随其他路的负载变化而剧烈变化，这是什么原因呢？

原来，在MOS关断，次级输出时能量的分配是有规律的，它是按漏感的大小来分配，具体是按匝比的平方来分配（这个可以证明，把其他路等效到一路就可得出结果）如：5V 3匝，漏感 1uH, 12V 7匝，如果漏感为  $(7/3)^2 \times 1 = 5.4\text{uH}$ ，则两路输出的电流变化率是一样的，没有交叉调整率的问题，但如果漏感不匹配时，就会有很多方面影响到输出调整率：1. 次级漏感，这是明显的；2. 输入电压，如果设计不是很连续，则在高压时进入DCM状态，DCM时由于电流没有后面的平台，漏感影响更显著。

改进方法：1. 变压器工艺，让功率比较大，电压比较低的绕组最靠近初级，其漏感最小，电压比较高，功率比较小的远离初级，这样就增加了其漏感。2. 电路方法，电压输出较高的绕组在整流管前面加一个小的磁珠或一个小的电感，人为增加其漏感，这样电流的变化率就接近于主输出，电压就稳定。3. 电压相近的输出，如：3.3V 5V，按我们的解释其漏感应该差别很小，这时就要把这两个绕组绕在同一层里面，甚至有时候5V要借用3.3的绕组，也就是所谓的堆叠绕法，来保证其漏感比。

另外有时候电压不平衡是由于算出的匝数不为整数造成的，如半匝，当然半匝是有办法绕的，但半匝的绕法也是很危险的（可参考其他资料），这是我们可以通过二极管的压降来调整，如12V用7匝，5V用3匝，如果发现12V偏高，则12V借用5V的3匝，但剩下的4匝的起点从5V输出的整流管后面连接，则12V的整流管的压降为两组输出整流管的压降和，如： $0.5(5\text{V}) + 0.7(12\text{V}) = 1.2\text{V}$ ，另外12V输出负载变化时，其电流必然引起5V整流管的压降变化，也就是5V输出变化，而5V的变化会通过反馈调整，这样也间接控制了12V。

#### 6. 你可以把其他组的电压，电流，漏感等效到一组，然后

就看到我的结论，只有每个绕组的电流上升率一样时，理论上电压就不会再随负载而变化。

因为漏感受很多因素的影响，不可能完全调整到理想状态，所以实际上一个绕组还会影响另一个绕组，但可以把这个影响减到实际产品可应用的水平，而不需要加二次稳压。

之所以空载有问题，是因为

交叉调节时，该绕组必须有一个最小的电流限制。低于这么一个值，神仙也没法得到很好的交调结果。

按我说的做：针对输出电压变化大的绕组做如下处理

能量再生绕组是把LCD嵌位的L做成变压器的一个绕组。

1、在输出端串接一个是该绕组5-10倍漏感的电感，同时减小假负载。

2、在输入绕组上串接是该绕组5-10倍漏感的电感。

3、反激期间，MOS的D端钳位电压只可略比输出反射电压高 $\leq 10\text{V}$ 。（功耗可能有点大，但鱼和熊掌不可得兼）

4、尽可能的减小变压器气隙，增大励磁电感的电感量。

另外如果你不想采取上述4步，增大增大该绕组的假负载，同时增大该绕组的匝数，也可达到目的（功耗如果可接受）。

以上4点同时运用将会得到很好的交调效果，只用其中一点，也有效果，但 $V_{out}$ 的变化值可能还是有点大。

我的理论是对工作在CCM状态的反激电源来说的，这一点没有特别注明是我的疏忽。

但是即使在DCM状态也不影响它的指导意义，此篇论文恰恰证明了此点，就是你说的交调的研究结果。文中例子，out1是3匝，out2是4匝，漏感都是 $9.8\mu\text{H}$ ，反馈out1，结果out2偏高很多，因为根据我的理论out2输出电压高，所以其漏感应该大才对，但它的漏感和out1一样，因此其电压就高，其原因就是这一路电流上升率快，完全符合我的理论。此文作者的解决方法也是在输出电压高的out2加了一个 $0.36\mu\text{H}$ 漏感，结果out2的交调好了很多（ $9.8\mu\text{H}$ 为反射到初级的漏感，在此级漏感是很小的），这不是跟我讲的改进方法是一样的吗？

我讲的东西都是有理论解释，并且是在我的实践中证明了的，实践证明的东西并不会因为某某人写一篇论文而变化，如果它根据理论得出与我相反的结论，则其论文必定是错误的，原因很简单，它跟实际不符。很幸运（是此论文的作者）她的结论和我给出的方法是一样的，所以应该是正确的。

电流型控制IC比电压型相比具有自动前馈功能，更迅速的改变脉宽压制100Hz纹波，所以同等情况下，EMI要好一些。当然电压型的如果加了电压前馈能起到同样的功能。


#### 实现频抖动率

高，低压输入和3842实现频抖动率。




同等功率，高电压输入时，电解电容纹波很小，效果不明显，低压输入时纹波大就明显。其实你用数字示波器观察低压输入时的开关波形，

就能看到波形的晃动。


可以利用此功能对 3842 这种最常用的 IC 来实现频率抖动功能。把输入电压做一个全波整流，不要滤波，分一个低压出来去调制 3842 的第 4 脚，就可实现频率抖动功能。以一个 1~2M 阻从交流引到芯片的振荡脚即可。也可用一个三角波去调制振荡频率。波形和占空比只影响低频段的干扰。上升和下降沿影响高频段。



$f_1$  的值大概在 6~10MHz 之间， $f_2$  的值大概在 20~30MHz 之间，其频率会根据变压器漏感的大小，杂散电容的大小，器件输出电容的大小而变化，但频率大概在上述范围，但你没加 RC 吸收电路和共模滤波不是超强时，EMI 曲线上明显的可以看到此两点。把这两点抑制掉，再采取点其他措施，你都可能把 Y 电容拿掉。



R3 为 LISN 的 100 欧姆电阻，要减小 R3 上的电压，只有降低 R2，也就是加大 Y 电容的容量 和 增大 R1, R4，也就是加大差模电感。



电感量有差异会使L, N线测量的结果不平衡。

高频等效模型。





Figure 32. High Frequency Model of the Differential Mode Filter.

实际上，在高频端，由于X电容的容抗很小和傅立叶系数的值很小，差模的影响很小。


实际测试中发现，一般大于1MHz以后，差模的影响已经很小了。只要布板不是太差（这是前提，否则低频共模也可能很高），基本上可以这样区分：150~1MHz，以差模为主，1~5MHz，差模和共模共同起作用，5MHz以后基本上是共模。

差模干扰的两种特殊情况：容性耦合和感性耦合




之所以说是特殊情况，是因为一般的电源中较少遇到。

只有在电源形状有特殊要求和电源布板经验很少的人才遇到较多。改进方法是修改PCB。对容性耦合可加屏蔽。




如果两对Y电容的中点在PCB板上相连，再通过螺丝等接到机壳，上面兄弟的说法是对的。

你这个机构不是很合理，建议在初次级间加Y电容，把两个2.2nF的Y电容接到15mH共模的后面，输出地和机壳可接104或103的瓷片。前面两个1nF的改到470pF，这两个电容对辐射影响很大，因为辐射要求多点接地，但对传导确实不好。具体原理等讲共模部分时再详细说明。简化后的等效电路，只画出一半，另一半一模一样。



[电磁干扰之共模部分](#)

干扰的测量




虽然传导干扰并不要求屏蔽室，但实际上各个实验室都用的是全屏蔽房间。


这样使电源与地线有更大的电容，实际增加了传导高频部分（共模）通过的难度。

3 线时，由于电源与地线距离很近，电容很大，原理上 EMI 更难通过一些。但同样因为很近，可以采取一些两线没法采取的方法，如前面加两粒小的 Y 电容，可以把高频部分（共模）很好的短路掉，又容易通过，任何事情都是有利又有弊。我们以第一种情况来分析。


这个干扰源是最根本的干扰源，差模，共模，辐射都是由它产生动力



共模 EMI 交流等效电路。




C1 的大小与漏极连接的面积跟正比，布板时减小漏极的面积是个好方法。漏极加个散热片接源极可减少EMI 高频和辐射。C2 是变压器初次级的杂散电容，夹层绕法 C2 会很大，可能需要加屏蔽，C3 是次级与地的等效电容，C2, C3 一般远远大于 C1，所以 C3 是主要的共模电流流通路径。



这个电容是实实在在存在的，不是等效的，但面积 S 除 PCB 线外，还包括漏极引脚对地的投影面积，变压器对地面积等效一部分（等效的大小与变压器的屏蔽处理有关）。C3 可以理解成 PCB 铜薄部分对地的面积形成的电容，其计算也是一样的。

#### 变压器对地的问题



三线输入时，直接把地线和次级的输出地接在一起

是这样，第三跟线与测量时的大地是连在一起的，加第三跟线以后，电源与地的距离是零了，即 C3 没有了，C1 也加大了，所以共模电流会加大，既 EMI 升高，共模电流的回流主要靠 C4 Y 电容。解决方法是从第三跟线加两个小 Y 电容到 L, N 线，使小 Y 电容与 LISN 的 50 欧姆检测电阻并联。这样初次级 Y 电容没处理完的共模电流回从小 Y 电容分流，避免其全部流过 50 欧姆电阻。

初级地和测试地当然有电容了，但是它们的电压没有相对变化，所以不形成电流，也就是交流电位是相等的，当然不用去考虑

C3 可以理解成 PCB 铜薄部分对地的面积形成的电容”，所以不问青红皂白的把次级大面积铺地不是好事情


“静地”是我自己的定义，非标准叫法。次级地之所以安静是因为 Y 电容的存在，如果 Y 电容不存在，或性能不好，次级就不是静地了。从上面图上可看到，Y 电容不是理想的，它有 ESL，所以高频时性能就下降了，而共模干扰恰恰是高频信号。所以次级在高频时就不是静地了，大面积铺地就加大了电容。还有一个原因：如果次级是信号线，实际上加大次级地（大面积铺地）是很好的：减小辐射，提高 EMS 的能力。

但开关电源里面是大的脉冲电流，大面积铺地（不知你的加大地是不是这个意思）容易造成地线电流从多个回路流。产生辐射，另外辐射的磁通通过大的共模电流回路（电源，屏蔽地，LISN，电源），有感应出共模电流。


如果是单纯的脑干结构的地线，加大一些或加焊锡增厚，当然可以减小ESR，ESL（高频起主要作用的是ESL），是对EMI有帮助的。但我说的不是这种情况：你没见我说的是“不问青红皂白吗”？不要断章取义，否则解释起来很费劲。

一般AC/DC都是较低的电压输出，输出二极管的电压变化相对于初级开关管的变化来说是比较小的，所以在做等效时只考虑初级的P-S端的电压源，我的帖子里面也说了干扰源有两个，另一个就是次级的二极管电压变化。同样也可以画出次级干扰源的等效电路，这样做时把初级干扰源短路掉，最终的干扰是这两个干扰源引起的干扰的叠加。初级的干扰源由于电压变化大，对整个EMI的影响是主要的，包括各个频段，特别是7~10MHz间，次级的变化小，引起的干扰一般很小，主要集中在20~27MHz的频段，也就是二极管反向恢复的震荡频率，我们在次级加RC的主要目的就是抑制这个震荡。


Y电容的作用：从次级到初级地线提供一个低阻抗回路，使流向地再通过LISN回来的电流直接短路掉，但由于Y电容非完全理想，次级各部分间也存在阻抗，所以不可能全部回来。还是有一部分流到地。



共模电感的作用：增加共模电流部分的阻抗，减小共模电流。




变压器屏蔽的作用：把流向次级再到地的电流短路掉，让它直接回到初级地线。




一般电源功率较大时，这几项措施要共同使用

测量两线干扰不平衡的原因：1) 两线的阻抗不平衡 2) 空间干扰。解决方法是

在前面加X电容，并且X电容的位置要靠近初级电源进线。当然如果干扰是直接耦合到进线上，这是X电容也没有作用，要改PCB布板。



Y电容的接法



“静端”是我自己的定义，就是电位很安静的一端。看图上正确的Y电容连接的地方都是静端。

“静端”就是电位不变化，或只有低频变化的端：初、次级的地线端，初、次级的正端。也可以理解为连接电解电容的端。

C1一般容量极小，影响也很小，C2影响是最大的。没有Y电容的技术在变压器里面，加了几层屏蔽层，使C2有所减小，但最关键的是把电压变化最剧烈的初级用屏蔽层包在了里面，还有用另外一层感应电压相反的绕组把初级的变化中和掉。

当然功率大的要加共模电感。我们做过很多无Y电容的设计，但建议除非有必要，否则没必要去掉Y电容，并不省钱。

Subclass	Peak Pulse Voltage In Service	IEC-664 Installation Category	Application	Peak Impulse Voltage $V_p$ applied before Endurance Test
X1	> 2.5 kV ≤ 4.0 kV	III	High Pulse Application	$C \leq 1.0 \mu F$ $U_p = 4 \text{ kV}$
X2	≤ 2.5 kV	II	General Purpose	$C \leq 1.0 \mu F$ $U_p = 2.5 \text{ kV}$
X3	≤ 1.2 kV	-	General Purpose	None

Table 3. X-Capacitor Subclass.

Subclass	Type of Insulation Bridged	Rated Voltage (VAC)	Test Voltages for Quality Approval, Periodic and Lot-by-Lot Testing	Peak Impulse Voltage $V_p$ applied before endurance
Y1	Double Insulation or Reinforced Insulation	≤ 250 V	4000 VAC	8.0 kV
Y2	Basic Insulation or Supplementary Insulation	≥ 150 V ≤ 250 V	1500 VAC	5.0 kV
Y3	Basic Insulation or Supplementary Insulation	≥ 150 V ≤ 250 V	1500 VAC	none
Y4	Basic Insulation or Supplementary Insulation	< 150 V	900 VAC	2.5 kV

Table 4. Y-Capacitor Subclass.

无 Y 电容是一个设计技巧，与用哪一家的 IC 基本没有关系，很多 RCC 的 CHARGER 也没有 Y 电容，CHARGER 的 RE 是应该带线来测量的，有的厂家要直接带受机测量。长线能引起传导的高端和辐射加重，一般最严重超标的点的频率的波长为线长的倍左右。PI 本身不做 CHARGER，你拿的这个 CHARGER 应该是做 CHARGER 的厂家没设计好。

#### 简易法测试传导辐射

电磁干扰的测试需要专用的仪器，而这仪器又很贵。但我们可以根据其特点做简单的评估。

共模干扰是走两根线，那我们在电源线的进线上套一个磁环，电源零线和火线的电流互相抵消，不产生磁通，但共模电流不能抵消，它必然在磁环中产生磁通，我们在磁环上绕一匝线圈必然会还原次电流，接一个电阻就产生电压，我试了一下，接一个 1K 电阻，用示波器探头就可以看到共模电流产生的电压，改变共模电感的大小，就会看到此电压的变化，借此应该可以评估共模干扰的大小。

我现在是把 300M 示波器的地和探针短接测直流地的共模信号，很有效果呢

EMC 测试只测 150KHz-30MHz 所以，用 300M 探头可能太高了，俺一般用类似的办法做一个工装(用频谱特性较平缓的钴基非晶态磁环)，先套在一个已通过 EMC 测试的标准产品的输入端，再套在被评估产品的输入端，用频谱仪比较，便一目了然。如果没有频谱仪，用一台 40MHz 的示波器比较应该也差不多，带宽太宽，不知会不会评估不准？

一般传导的产生有两个主要的点：

1.200K 和 20M 左右，这几个点也体现了电路的性能；

2.200K 左右主要是你的漏感产生的尖刺的形状和大小；

3.20M 左右主要是你的电路开关的噪声大小。处理不好你的变压器会增加大量的辐射。加屏蔽都没用！这时辐射肯定过不了。

4.PCB 的电流环和电压环的处理，很重要！

我现在用 100M 带宽看电流波形，若开启噪声能在 500mv 以内，你的电路就很爽了呢。纹波、调整率都会提一个数量级，且抗干扰也增强了。

纳米晶对低端很有效（感量越大，对低端越有效）而高导磁铁氧体对高端比较有效。

这两种材质混和使用效果很佳。当然成本也上去了。

发现有两点：1.电流、电压环的面积的理解！你要越小越好，努力几次，发现自己的扳子的功率线的面积还可以减小！电流线路还可以缩短！因此一个成功的 PCB，应该是在布板上最优先考虑这几点，多做几次优化！

2.接地点考虑。起滤波作用的器件一定要让电流、电压从管脚流过。最好的情况是一点接地，消除彼此的干扰。比如控制电路的接地，应是所有的地先到辅助电源电解电容的地；再到输入直流地的电解电容处，要与功率地分开。

你说的很对，一般的做法是让 AC 的 TRACE 尽量小，够用就好，开关大电流部分尽量大而短。

## 频谱仪测试辐射

将电源输入线及输出线放在吸收钳中,将吸收钳的输出接至频谱仪(最好是对数坐标频谱的那种),排除周围环境的电磁干扰(最好在屏蔽室里做),测试结果与到半电波暗室结果基本一致.

是传导的共模部分。

如果测差模, 把两跟电源线从相反的方向穿进磁环里面, 测出的是两倍的差模电流。

示波器的地和探针短接相当于接收天线了。

加一串 0.22 的 X 电容 (如 10 个并联) 到电源输入线上, 看一下能不能下来, 如果下来了, 说明是差模 (一般这么低的频率一定是差模), 如果没有太大作用, 那么干扰就是共模的, 或者把电源线在一个大磁环上绕几圈, 下来了就是共模的, 改进方法: 如果干扰曲线后面很好, 就减小 Y 的容量。

增大共模电感, 加大 X 电容后端会高起来

用的交流电源要很干净才行

我试了一下, 直接用市电杂讯较大, 用一变频器效果则好多了

人工电源网络!

你需要接一个“人工电源网络”进行阻抗匹配和隔离。电磁兼容有这方面的知识。CMG 的是一种“电流卡钳”的电路!

我有做一个 50W 的电源, 输入用 3PIN 的 INLET(即 FG 有接到次级 DC 线上) 带导会很差, 而用 2PIN 的 INLET 输入时则很好, 这是什么原因

第三跟线把共模干扰引到测试设备, 再回到两根电源线。

这个你只有理解 LISN 的测试原理才能明白。

解决方法: 1, 电源线输入端接两个小 Y 电容, Y 电容中间接第三根线。2 第三根线进入电源后在一个磁环上穿 2-3 圈再接到次级地。

用一个电阻串个电容后再并到 Y 电容的引脚上, 用示波器测电阻两引脚的电压可以估测共模干扰。

期待有更多的 DX 上传自己的预测经验。这个电阻的取法有讲究

开关电源产生的噪声有两类:

第一类: 由于非线性产生的, 为电源基频的奇次谐波。电磁兼容标准对这种谐波发射的都有限制。GJB 151A 中的 CE101)

第二类: 开关工作模式产生的, 频率较低的成分以差模形式出现在电源输入线上, 频率较高的成分以共模形式出现。

共模噪声是由于高频成份辐射产生的:

三极管与散热片之间的寄生电容, 将三极管的开关噪声耦合到地线上,

脉冲回路产生的辐射感应导所有导线上

负载电流越大, 或输入电压越低, 则差模干扰越强

共模干扰当输入电压最高时, 最大, 与负载无关。

## 变压器技巧

绕组的起始端从 D 端开始

## 电源的电流模式和电压模式

是否电压模式还是电流模式决定于被控制的信号。

简单的说: 电压模式被控制的信号是人为造的一个三角波。电流模式被控制的是开关器件 (不一定是开关管) 的真实电流。

两种方式各有优缺点, 应根据具体情况选用。

电流方式: 自动电压前馈, 优良的线路调整率, 反馈补偿简单。但需要斜波补偿 (有的不需要, 但我们讲通常的特点)

电压方式: 无须斜波补偿, 反馈设计复杂。

**sometimes:** 电压模式只有个电压环反馈控制, 当输出电压发生变化的时候所产生的负反馈会改变脉宽, 从而抑制电压变化, 达到稳压。电流型有电流和电压两个反馈环, 电压和电流的变化都会引起脉宽变化, 其特点是响应快。具体怎么回事, 建议你看一下 3525 和 3842 的工作原理, 比较一下就知道了

**cmg:** 你看到的只是现象, 不是问题的本质。

电流型是在输出电压改变时控制电感的电流使其跟踪电压的改变。

电压型是在输出电压改变时控制脉冲的宽度使输出电压改变。

也许有人说: 这不是一个样吗? 不一样的, 电流型一般能使系统传递函数降低一阶, 反馈容易设计, 补偿系统不需要多而容量相对大的电容, 所以环路响应很快。

分享两张图片

电流模式示意图:

ADVANTAGES:

Fast transient response

Single pole compensation

Inherent current limiting


DISADVANTAGES:

Noise sensitivity to current spikes

Dual feedback loops

Slope compensation

Current limit tail



電壓模式示意圖：

ADVANTAGES:

Single feedback loop

Good noise immunity

Low impedance output


RDS(ON) highly accurate

DISADVANTAGES:

Double pole compensation

Slow dynamic response

Output caps affect compensation



### 斜波补偿

电流型 PWM 控制系统的电流斜率补偿

对于理想的系统，分析比较容易，但实际上，电解电容的ESR 和开关管的最小死区，都会影响系统的稳定性。电流内环的控制过程及电流斜坡如图 1 所示。图中， $m_1$  为开关管导通期间电感电流  $i_L$  上升率的等效折算值， $m_2$  为开关管关断期间电感电流  $i_L$  下降率的等效折算值，他们又下式给出：

$$m_1 = V_s/T$$

$$m_2 = V_o R / L M N \quad (1.1)$$

图 1 所画的是稳定工作的情况下，当负载或输入电压变化时都会造成电流的变化。当产生扰动时，系统能否稳定工作取决于其对扰动的相应是否收敛的。




图1 电流环斜波变化率示意图

电流型控制系统的收敛分两种情况，即  $\delta < 0.5$  和  $\delta > 0.5$ 。在这两种情况下，系统接受扰动时的稳定性表现是不一样的，见图 2。




图2 电流扰动响应情况分析

图 2.a，当  $\delta < 0.5$  时，如果有一个扰动  $\Delta i$ ，经过一个周期后产生的电感电流变化量为  $\Delta i_L < \Delta i$ ，这一点可以用解析几何的方法来进行证明，所以系统是收敛的，也就是稳定的。

图 2.b，当时  $\delta > 0.5$ ，扰动  $\Delta i$ ，经过一个周期后产生的电感电流变化量为  $\Delta i_L > \Delta i$ ，很显然，这是系统是发散的，也就是不稳定的，并且  $\delta$  越大，系统也就越不稳定。

为了解决  $\delta > 0.5$  时系统不稳定的问题，我们可以对电感电流  $\Delta i$  上升的斜率进行补偿，也就是加大等效的  $m_1$ ，实际上也就是人为地减小占空比  $\delta$ ，使其等效成  $\delta < 0.5$  时的稳定的情况。

增加  $\Delta i$  也就是增加  $V_s$ (最大  $T_{on}$  对应的电压值), 实际上和减小  $V_c$  是等效的。所以在分析补偿作用的时, 我们来看减小  $V_c$  的情况。但是在实际应用过程中, 增加  $V_s$  和减小  $V_c$  都是可以的, 有时增加  $V_s$  反而比减小  $V_c$  更方便。

减小  $V_c$  进行补偿的情况见图 3 所示。图中,  $-m$  为减小  $V_c$  的斜率。用解析几何的方法可以求出:

$$\Delta i_L = -\Delta i(m+m_2)/(m+m_1) \quad (1.2)$$

由于  $\delta$  越大, 系统越不稳定, 需要补偿的幅度也就越大, 所以我们要考虑  $\delta \approx 1$  时的情况。当  $m_1 \approx 0$  时, 即稳态时的  $i_L \approx T_L$ , 基本不变。这时, 如果不进行补偿, 系统肯定是不稳定的。由式 (1.2) 可知, 如果  $m$  能满足式:

$$m > -0.5m^2 \quad (1.3)$$

系统是收敛稳定的。在实际应用中, 我们一般取  $m \approx 0.75$ , 以使得在  $V_o$  变化时, 也即  $m_2$  变化时, 始终满足式(1.3), 以保证系统的稳定。





图3 电流斜波补偿示意图




**不要试图在绕线式或插入式样机板上构建变换器。**必须使用高频电路布局技术防止脉宽抖动。这通常由于加在电流取样或电压反馈输入上的过量噪声拾取所致。噪声抑制可通过降低在这些点的电路阻抗来增强。印制电路板布局应包括仅有小电流信号的接地面而大电流开关和输出地线通过分离路径返回输入滤波电容器。根据电路布局可能会需要瓷介旁路电容 ( $0.1\mu F$ ) 直接连接至  $V_{CC}$  和  $V_{ref}$ 。这提供了滤除高频噪声的低阻抗路径。所有的大电流回路应当尽可能短，使用粗铜箔以降低辐射电磁干扰。误差放大器补偿电路和变换器输出分压器应当离集成电路近一些，并尽可能远离功率开关和其它产生噪声的元件。

电流模式变换器工作在占空比大于 50% 和连续电感电流条件下，会产生分谐波振荡，这种不稳定性与稳压器的闭环特性无关，它是由固定频率和峰值电流取样同时工作状况所引起，图 19A 图示了这种现象。在  $t_0$  时刻，开关导通开始，使电感电流以斜率  $m_1$  上升，该斜率是输入电压除以电感的函数。 $t_1$  时刻，电流取样输入到达由控制电压建立的门限。这导致开关断开，电流以斜率  $m_2$  衰减，直至下一个振荡器周期。如果有一个扰动加到控制电压上，产生一个小的  $\Delta I$  (图中虚线)，就可以发现这种不稳定情况。在一个固定的振荡器

周期内，电流衰减时间减少，最小电流在通时刻 ( $t_2$ ) 上升了  $\Delta I + \Delta I m_2/m_1$ 。最小一个周期 ( $t_3$ ) 减小至  $(\Delta I + \Delta I m_2/m_1)$  (在每一个后续周期，该扰动被  $m_2 m_1$  相乘接通时交替增加和减小电感电流，也许振荡器周期才能使电感电流为零，使过程开始。如果  $m_2/m_1$  大于 1，变换器将不稳定显示了通过在控制电压上增加一个与脉冲同步的人为的斜坡，可以在后续周期将减小至零，该补偿斜坡 ( $m_3$ ) 的斜率必须略大于  $m_2/2$ ，才能具有稳定性。通过  $m_2/m_1$  补偿，平均电感电流跟随控制电压，达到电流模式工作。补偿斜坡可从振荡器产生，电压反馈或电流取样输入端 (图 32)。

图 19. 连续电流波形图




10 of 15 ▶ 8.26 x 11.69 in □ H H



只要变压器工艺处理好（基本没有开通尖峰），占空比小于 35%，电流连续不需要补偿。大于此值需要补偿，这是最新的研究成果。

次谐波是指  $1/n$  倍基波的频率，如  $1/2$ ,  $1/3$ , 等，开关电源经常出现

一个宽脉冲后面紧跟一个窄脉冲，那便是  $1/2$  次谐波的表现。纯电流型控制在  $1/2$  开关频率处有双极点 加斜波补偿可以抑制这个双极点，不过加多了就成电压型控制了

零， 极点的概念





这里给出了右半平面零点的原理表示，这对用PSPICE做仿真很有用，可以直接套用此图。

单极点补偿，适用于电流型控制和工作在 DCM 方式并且滤波电容的 ESR 零点频率较低的电源。其主要作用原理是把控制带宽拉低，在功率部分或加有其他补偿的部分的相位达到180 度以前使其增益降到0dB. 也叫主极点补偿。


双极点，单零点补偿，适用于功率部分只有一个极点的补偿。如：所有电流型控制和非连续方式电压型控制。

三极点，双零点补偿。适用于输出带LC 谐振的拓扑，如所有没有用电流型控制的电感电流连续方式拓扑。

注：2，3 中公式里面根据实际情况有些简化。一般  $C_2 <$

应该是  $1/(R_1 C_1 s)$  增加了一个在原点的极点，零点就是零点，极点就是极点，不能混淆。关于-20Db，下面的英文是说往低频时是 20DB，增益增大，而我们一般说-20DB 是指往高频方向，增益减小，是一样的。

上图 R1C1 形成一个极点，理论上在原点，但受放大器增益的限制，是到不了原点的，作用是提高低频增益， $R_2 C_1$  形成零点，提升某一点的相位， $R_2 C_2$ （忽略  $C_1$  的影响，频率较高时  $C_1$  的阻抗很小，近似于短路）形成一个高频极点，一般目的是来衰减噪音和开关频率的影响，提高增益裕度。




看上图，横轴是频率轴，竖轴是增益轴，从横轴往左时（低频），增益安0DB 升高，往右时（高频），安0DB 减少。


环路稳定的标准。

只要在增益为 1 时（0dB）整个环路的相移小于 360 度，环路就是稳定的。

但如果相移接近 360 度，会产生两个问题：1) 相移可能因为温度，负载及分布参数的变化而达到 360 度而产生震荡；2) 接近360 度，电源的阶跃响应（瞬时加减载）表现为强烈震荡，使输出达到稳定的时间加长，超调量增加。如下图所示具体关系。




Relation between loop gain phase margin  $\varphi_m$  and closed-loop peaking factor  $Q$ .



Unit-step response of the second-order system, Eqs. (9.26) and (9.27), for various values of  $Q$

所以环路要留一定的相位裕量，如图  $Q=1$  时输出是表现最好的，所以相位裕量的最佳值为 52 度左右，工程上一般取 45 度以上。如下图所示：



这里要注意一点，就是补偿放大器工作在负反馈状态，本身就有 180 度相移，所以留给功率部分和补偿网络的只有 180 度。幅值裕度不管用上面哪种补偿方式都是自动满足的，所以设计时一般不用特别考虑。由于增益曲线为  $-20 \text{dB/decade}$  时，此曲线引起的最大相移为 90 度，尚有 90 度裕量，所以一般最后合成的整个增益曲线应该为  $-20 \text{dB/decade}$  部分穿过 0dB. 在低于 0dB 带宽后，曲线最好为  $-40 \text{dB/decade}$ ，这样增益会迅速上升，低频部分增益很高，使电源输出的直流部分误差非常小，既电源有很好的负载和线路调整率。

负反馈本身就会有-180 度的

“在低于 0dB 带宽后，曲线最好为  $-40 \text{dB/decade}$ ，这样增益会迅速上升，低频部分增益很高，使电源输出的直流部分误差非常小，既电源有很好的负载和线路调整率。”

这段话怎么样解释呢，听起来很有道理，但我在“Switching power supplu design”一书中它讲的是：增加低频部分的增益，是为了抑制市电的 100Hz 的纹波脉动

整个环路的直流增益在低频时越高越好，这样一是可以抑制输入电压的低频噪声，如您所说的市电 100Hz；二是可以使得输出电压相对于参考电压的直流误差减小。零极点的主要作用就是为了增加低频时的增益。

书上是这么说的，但怎么解释呢，照我的理解应是：如果低频增益很大，对100Hz 的的噪声应当是放大而不是抑制啊

$V_o/V_{in} = G(s) / (1+T(s)) = G(s) / T(s)$  [  $T(s) \gg 1$  ]，  $G(s)$  为输出对输入变化的传递函数，其低频值就是输出与输入的关系， $T(s)$  为整个控制部分的开环增益，也就是下面的3 个例子中的最后合成的增益曲线。由于  $T(s)$  很大，所以抑制效果很好。


## 如何设计控制环路？

经常主电路是根据应用要求设计的，设计时一般不会提前考虑控制环路的设计。我们的前提就是假设主功率部分已经全部设计完成，然后来探讨环路设计。环路设计一般由下面几过程组成：

- 1) 画出已知部分的频响曲线。
- 2) 根据实际要求和各限制条件确定带宽频率，既增益曲线的0dB 频率。
- 3) 根据步骤 2) 确定的带宽频率决定补偿放大器的类型和各频率点。使带宽处的曲线斜率为20dB/decade, 画出整个电路的频响曲线。

上述过程也可利用相关软件来设计：如pspice, POWER-4-5-6.

一些解释：



已知部分的频响曲线是指除 Kea(补偿放大器)外的所有部分的乘积，在波特图上是相加。

环路带宽当然希望越高越好，但受到几方面的限制：a) 香农采样定理决定了不可能大于  $1/2 F_s$ ; b) 右半平面零点 (RHZ) 的影响，RHZ 随输入电压，负载，电感量大小而变化，几乎无法补偿，我们只有把带宽设计的远离它，一般取其  $1/4\text{--}1/5$ ; c) 补偿放大器的带宽不是无穷大，当把环路带宽设的很高时会受到补偿放大器无法提供增益的限制，及电容零点受温度影响等。所以一般实际带宽取开关频率的  $/6\text{--}1/10$

### 反激设计实例

条件： 输入 85-265V 交流，整流后直流 100-375V

输出 12V/5A

初级电感量 370uH

初级匝数：40T，次级：5T

次级滤波电容 1000uF X 3=3000uF

震荡三角波幅度. 2.5V

开关频率 100K

电流型控制时，取样电阻取 0.33 欧姆

下面分电压型和峰值电流型控制来设计此电源环路。所有设计取样点在输出小LC 前面。

如果取样点在小LC 后面，由于受 LC 谐振频率限制，带宽不能很高。


#### 1) 电流型控制

假设用 3842, 传递函数如下

此图为补偿放大部分原理图。RHZ 的频率为 33K，为了避免其引起过多的相移，一般取带宽为其频率的  $1/4\text{--}1/5$ ，我们取  $1/4$  为 8K。

分两种情况：

A) 输出电容 ESR 较大



$$G(s) = 19.4 \cdot \frac{(1+s/1225) \cdot (1-s/33K)}{1+s/33}$$

**1000uF/16V ESR=130m欧姆**

输出滤波电容

的内阻比较大，自身阻容形成的零点比较低，这样在8K 处的相位滞后比较小。

Phase angle =  $\arctan(8/1.225) - \arctan(8/0.033) - \arctan(8/33) = -22$  度。

另外可看到在8K 处增益曲线为水平，所以可以直接用单极点补偿，这样可满足-20dB/decade 的曲线形状。省掉补偿部分的R2, C1。

设 Rb 为 5.1K，则  $R1 = [(12-2.5)/2.5] * Rb = 19.4K$ 。

8K 处功率部分的增益为  $-20 \log(1225/33) + 20 \log 19.4 = -5.7$  dB

因为带宽 8K，即 8K 处 0dB

所以 8K 处补偿放大器增益应为 5.7dB,  $5.7 - 20 \log(Fo/8) = 0$


Fo 为补偿放大器 0dB 增益频率

$Fo = 1/(2\pi R1 C2) = 15.42$

$C2 = 1/(2\pi R1 F_o) = 1/(2\pi \cdot 19.4 \cdot 15.42) = 0.53nF$

相位裕度：  $180 - 22 - 90 = 68$  度


仿真图：



兰色为功率部分，绿色为补偿部分，红色为整个开环增益。

电流型控制大约在半频处 (50K) 有一双极点，由于它的频率对我们的设计带宽几乎没有影响，所以就没有提及它。但在幅相图上做了表示

B) 输出电容 ESR 较小。



$$G(s) = 19.4 \times \frac{(1+s/5.3K) \times (1-s/33K)}{1+s/33}$$

**1000uF/25V ESR=30m欧姆**

输出滤波电容

的内阻比较大，自身阻容形成的零点比较高，这样在8K 处的相位滞后比较大。

Phase angle =  $\arctan(8/5.3) - \arctan(8/0.033) - \arctan(8/33) = -47$  度。

如果还用单极点补偿，则带宽处相位裕量为  $180 - 90 - 47 = 43$  度。偏小。用 2 型补偿来提升。

三个点的选取，第一个极点在原点，第一的零点一般取在带宽的  $1/5$  左右，这样在带宽处提升相位 78 度左右，此零点越低，相位提升越明显，但太低了就降低了低频增益，使输出调整率降低，此处我们取  $1.6K$ 。第二个极点的选取一般是用来抵消ESR 零点或 RHz 零点引起的增益升高，保证增益裕度。我们用它来抵消ESR 零点，使带宽处保持  $-20\text{db}/10\text{ decade}$  的形状，我们取 ESR 零点频率  $5.3K$

数值计算：

8K 处功率部分的增益为  $-20 * \log(5300/33) + 20 * \log 19.4 = -18\text{dB}$

因为带宽 8K，即最后合成增益曲线 8K 处 0dB

所以 8K 处补偿放大器增益应为  $18\text{dB}$ ， $5.3K$  处增益  $= 18 + 20 \log(8/5.3) = 21.6\text{ dB}$


水平部分增益  $= 20 \log R2/R1 = 21.6$  推出  $R2 = 12 * R1 = 233K$

$f_{p2} = 1/2\pi R2C2$  推出  $C2 = 1 / (2 * 3.14 * 233K * 5.4K) = 127\text{pF}$

$f_{z1} = 1/2\pi R2C1$  推出  $C1 = 1 / (2 * 3.14 * 233K * 1.6K) = 0.427\text{nF}$

相位


Phase angle =  $-47 - 90 + \arctan(8/1.6) - \arctan(8/5.3) = -115$  度  
 相位裕度:  $180 - 115 = 65$  度  
 仿真图:



兰色为功率部分，绿色为补偿部分，红色为整个开环增益。  
 假设光耦 CTR=1，由于 R3 和 R4 相等，其增益为 R4/R3=1，所以不影响补偿部分。


我可以读的懂推导过程，但控制-输出传递函数自己推导不了。LC 函数很好推导： $\frac{R_o//1/SC}{(R_o//1/SC) + SL}$ 。其中 L 为次级等效的 L。可根据下帖的传递函数中的  $W_o$  把它写出来。

$f_o$  为 LC 谐振频率，注意 Q 值并不是用的计算值，而是经验值，因为计算的 Q 无法考虑 LC 串联回路的损耗（相当于电阻），包括电容ESR，二极管等效内阻，漏感和绕组电阻及趋附效应等。在实际电路中Q 值几乎不可能大于 4—5。



由于输出有 LC 谐振，在谐振点相位变动很剧烈，会很快接近180 度，所以需要用3型补偿放大器来提升相位。其零，极点放置原则是这样的，在原点有一极点来提升低频增益，在双极点处放置两个零点，这样在谐振点的相位为 $-90 + (-90) + 45 + 45 = -90$ 。在输出电容的 ESR 处放一极点，来抵消 ESR 的影响，在 RHZ 处放一极点来抵消 RHZ 引起的高频增益上升。

元件数值计算，为方便我们把3型补偿的图在重画一下。



先计算功率部分 8K 处的增益:  $R_b=5.1K$ ;  $R_1=19.4K$

$$26-40\log(5.3/0.605)-20\log(8/5.3)=-15.3 \text{ dB}$$

要得到 8K 带宽, 补偿放大器在 8K 处, 即平顶部分的增益应为 15.3dB. 双零点处增益为:

$$15.3-20\log(5.3/0.605)=-3.6 \text{ dB}$$

从补偿图上可知, 此处增益为  $20\log(R_2/R_1)=-3.6$ , 得出:  $R_2=1.51 \cdot R_1=29.3K$

$$1/(2\pi R_1 C_3)=605, C_3=13.6 \text{ nF}$$

$$1/(2\pi R_3 C_3)=33K, R_3=355 \text{ 欧姆}$$


$$1/(2\pi R_2 C_1)=605, C_1=9 \text{ nF}$$

$$1/(2\pi R_2 C_2)=5.3K, C_2=1 \text{ nF}$$

核算 8K 处的相位:  $[-180+\arctan(8/5.3)-\arctan(8/33)] + [-90+2*\arctan(8/0.605)-\arctan(8/5.3)+\arctan(8/33)] = -126$

相位裕量:  $180-126=54$  度。

仿真结果如下:



兰色为功率部分, 绿色为补偿

部分, 红色为整个开环增益。

如果相位裕量不够时, 可适当把两个零点位置提前, 也可把第一可极点位置放后一点。


同样假设光耦 CTR=1, 如果用 CTR 大的光耦, 或加有其他放大时, 如同时用 IC 的内部运放, 只需要在波特图上加一个直流增益后, 再设计补偿部分即可。这时要求把 IC 内部运放配置为比例放大器, 如果再在内部运放加补偿, 就稍微麻烦一点, 在图上再加一条补偿线结束。我想大家看完后即使不会计算, 出问题时也应该知道改哪里。

这个说起来还是挺复杂的, 我们假设电源工作在 CCM 状态, 负载突然加大, 整流管的电流应该加大才对, 正激电路确实是这样, 但在反激电路里, 控制部分会使脉宽突然加大, 这样流过整流管的电流会瞬时减小, 经过几个周期后才达到原来的值。负载加大, 整流管电流减小, 在相位上表现为滞后, 所以称为 RHZ。

曾听高手讲, 3842 电流模式控制时如果斜率补偿加得很重就会变成电压模式。想一下也满有道理, 把振荡器的锯齿波加到 3 脚上, 电流采样电阻很小的话, 似乎就是电压模式控制。

然而, 问题就来了, 大多数应用中斜率补偿加的比较重, 但又不至于严重到成为基本上是电压模式, 这种情况下该怎样作环路补偿呢? 是

按电流模式补还是电压模式补呢？还是由实验决定更稳妥些？



电流型的小信号模型就更简单了（当然是用的简单模型，复杂模型会很复杂），把控制电压到输出滤波的部分用一个压控电流源代替就行了，其增益为  $N_s/R_{sense}$ ， $N_s$  为电流互感器的变比， $R_{sense}$  为电流采样电阻，如果直接用电阻采样， $N_s$  等于 1。

斜率补偿只要是线性的，就不会变成电压模式，因为每个脉冲最终决定脉宽的还是电流大小。加斜波只是降低了电流环的增益。所以环路补偿没有变，如果不懂的太多，建议还是先看一些电源方面的书。

用 3842 时，斜率补偿经常是把 4 脚的锯齿波叠加到 3 脚上去的，电流采样电阻为 0 的时候，电路仍可稳定工作，输出电压也正常。只是此时完全没有对电流采样，电路还是工作在电流控制模式吗？如果此时不算电流模式那电流采样电阻大到多大才算电流模式呢？如果此时是电流模式那电流模式与电压模式的区别在哪里？用 3842 怎样才能做成电压模式呢？

这是个很想不通的问题，讲环路的书都比较高深，公式满天飞，确实很难看懂。而且也没有针对性地提到这个问题（书读的不多，可能没看见或没看懂），所以向大家求教，路过的哪位大侠清楚的拜托您也讲一下，不好意思老是麻烦大师。多谢了，多谢了！

虽然大师劝不要听别人讲，没办法自己搞不懂怎么办？多听别人讲一下也没什么坏处吧，尤其象大师的文章那还是一定要听听的。

我也不知道是不是整个环路（整个环路指的是什么？）的 BODE 图，我发现我的反馈环节出错了！我的电路结构现在是 BUCK，其传递函数应该是双极点的，对吧？那么应该选用你说的第三种电路结构才对，但是，我画出来的BODE 图是按照单零点补偿设计的。调试的结果也证明了上面的参数不稳定。


不过，你说带宽是 2K，相位裕量是 105 度，怎么读出来的？下面按照你所讲的双零点补偿方法重新设计一下环路，如图：

### 双零点补偿

对你的这个电路，我想请问一下：

1. c1, c2 是不是标反了？
2. vo 是不是指的是输出电源电压？

整个补偿网络的BODE 图如下，帮我看看稳定吗？如何判断？



环路是整个电源来分析的，没有功率部分，没有任何意义。另外根据理论计算值要实际调整一下，因为小信号模型是线形的，而电源是非线形的，本身就是一种近似，另外有些参数无法反映到环路里面，如漏感造成的相位滞后，IC 传输延迟，PWM 比较器的速度造成的延时等等。本文的主要目的是使大家遇到问题时找到解决的方向和方法。

3844 做的一个反激式电源，在 MOSFET 开通瞬间，从电流检测电阻上看到一个很大的电流尖峰，这个尖峰的上升在驱动信号上升沿的台阶（米勒效应）处达到最大值，之后又可下降，在驱动信号完全升为高电平后，此尖峰结束

这个尖峰是由于变压器绕组层间分布电容引起的。可以考虑在绕组的层间绕一层胶布来削弱。

3 脚和电流采样电阻间一般接一个 RC 滤波就是防止开通尖峰导致锁闭脉冲的。或者你的 3844 有前沿消隐功能？

你可以把杂散电容考虑为一个并在变压器初级两端的一个电容

要做到不用 Y-CAP, 那你对变压器要很了解，还有变压器上有专门调整 EMI 用的绕组，要在成品机上调整，假如你对变压器与 EMI 的关系不是很了解的话

### 单端反激变换器和全桥变换器

我认为，电源变换器的电路选型一般情况下只需选用两种电路方案：

100 瓦以下用单端反激方案。100 瓦以上用全桥方案。

小功率时，单端反激电路有很多优点。

1、单端反激电路最主要的优点是电路简洁，成本低。一个 20 瓦有效输出的全隔离电源变换器，材料费大约是 6-7 元。在这个功率段上，其他电路形式很难做到这么低的成本。

2、由于电路简洁，在小功率情况下体积可以做得最小。如 20 瓦的变换器电路板面积可以做到 34\*46mm，其他电路形式就作不到。

3、单端反激电路有一个独特的优点是抗电网干扰能力最强。由于工作原理的原因，单端反激电路对来自电网的干扰全隔离，其他电路形式都作不到。

4、由工作原理决定了自身具有短路保护功能，一般情况下无需另加过流保护电路。这也是单端反激电路简洁的原因之一。

但是，单端反激电路也有一些缺点，使其不适合在大功率变换器上应用。

1、工作时大功率开关管承受的反压高，是全桥电路的一倍多。

2、工作时管子的峰值电流大，也是全桥电路的一倍左右。

3、变压器磁芯利用率低，还不到全桥电路的一半。因此，同样频率和输出功率下磁芯的体积大。

4、变换效率低。最高只能达到 85% 左右，小功率时只有 70% 左右，而全桥能达到 93% 以上。

5、输出波纹大。

在 100 瓦至 1000 瓦之间都应该选用全桥电路。

现在人们有个认识误区，认为半桥电路比全桥电路简单，所以在几百瓦的功率范围内都选用半桥电路。其实不然，全桥电路比半桥电路简单而且成本低。

表面上看，全桥用四只大功率开关管，而半桥只用两只。但是，全桥的四只大功率管在工作时的峰值电流只有半桥大功率开关管的一半。因此，管子的容量可以减小。由于全桥和半桥大功率开关管工作时承受的反压是一样的，都等于电源电压，因此，全桥开关管的价格比半桥的管子低。全桥的四只管子比半桥的两只管子贵不了很多。但是，全桥前级滤波只用一只电解电容，而半桥前级用两只电解电容。虽然全桥电解电容的耐压要比半桥的高一倍，但所用的容量却比半桥的小一倍，一只高压小容量电解的价格比两只低压大容量电解的价格低。再有，半桥因为用两只电解电容串联滤波，为了平衡电解电容两端的电压，还要在每个电解上并一个电阻，而全桥不用。这样，在主回路部分半桥反而还多了一只元件，这样，半桥电路在主回路部分的成本很可能还要高于全桥电路。

更主要的是，高可靠性的电源变换器，应该使电路工作时的每一个周波下大功率开关管都不会出现过电流。要做到这一点，必须逐个周波监测电流。半桥电路因为正、负两个半波的电流分别走上下两个桥臂，因此，没有一个简单办法同时检测正、负两个半周的电流。为了检测到流经两个大功率开关管的电流，只好在变压器的主回路串联一个电流互感器，再在电流互感器次级线圈用四只高速二极管作全桥整流，整流之后还要用一个电阻取得电压信号，然后再送到闭锁电路控制输出功率管。全桥电路就没有这么麻烦。因为全桥正、负两个半周的电流最后都流到地线，这样，在桥路下边的两个开关管发射极对地之间串联一个电阻就把两个半周的电流信号取出来了，这样，就比半桥电路少用了 5 个元件，并且没有了体积大，价格高，引线多的电流互感器。干扰还比用互感器小。

因此，总的来看全桥电路要比半桥电路简单许多。且成本低。所以，做 100 瓦以上的变换器应该使用全桥而不是半桥。

### 胶带

#### 1 环氧胶带(epoxy tape)

环氧胶带抗焊接、抗穿刺、质薄、绝缘强度高、从形性好，UL 认可耐温程度达 150℃ 及防燃。这种结构的胶带功能广泛，有利于减轻库存成本其 HI-POT 在 5KV 以上。

#### 2 聚酸亚胺胶带 (polyimide tape)

这种胶带以聚酸亚胺为-带基/基材的胶带适用于 COIL、缠结的电线和电容器。它能抵受极大的温差，保持其物理及电气性能不变。其热固硅/硅的压敏胶粘剂提高聚酸亚胺胶带的稳定性

其耐温为 180℃，HI-POT 为 7.5KV

#### 3 聚酯薄膜(Polyeseter Taye)

这种胶带适应于需要薄质、耐用和高介电/耐电压强度材料时的绝缘用途。它必须比醋酸薄膜胶带耐温度。聚脂薄膜胶带从形性高、有极佳的抗化学品、抗催化剂和防潮能力，并可受切割及磨损。耐温 130℃ HI-POT：5KV

变压器的帖子这很多，你找找吧。电容我用 105 度的