

桥式驱动功率 MOSFET 的电磁干扰与抑制

吴凤江, 孙力, 高晗瓔, 王有琨

(哈尔滨工业大学电气工程系, 哈尔滨, 150001)

摘要:为解决功率 MOSFET 因栅极驱动信号振荡产生的过热损坏问题,从 MOSFET 的模型入手,给出了考虑驱动电路各寄生参数的半桥逆变电路等效模型,深入分析了栅极振荡的产生机理,推导了各参数与振荡之间的关系表达式,绘制了以各参数为自变量的振荡三维时域暂态关系曲线,并以此为依据进行参数优化设计,通过增加 MOSFET 开通时间,最大程度地抑制振荡。理论分析和实验结果表明,改进后的驱动电路简单、实用,实现了系统的安全稳定运行。

关键词: MOSFET; 逆变器; 振荡

中图分类号: TM131.2

文献标识码: A

文章编号: 1005-2615(2005)01-0029-05

Electromagnetic Interference of Power MOSFET with Bridge Drive and Its Suppression

WU Feng-jiang, SUN Li, GAO Han-ying, WANG You-kun

(Department of Electrical Engineering, Harbin Institute of Technology, Harbin, 150001, China)

Abstract: In order to eliminate the oscillation of the MOSFET gate, a circuit model of the half-bridge inverter considering stray parameters of the drive circuit is put forward based on the MOSFET model. By analyzing the circuit topology the oscillation is caused by the high dv/dt produced during the power MOSFET switching and junction capacitance and distributed inductance. The drive circuit parameters are devised according to the transient timing domain three-dimensional relationship curves of parameters responding to the oscillation. The oscillation can be obviously suppressed with enhancing MOSFET turn-on time. Both the theoretical analysis and experimental results indicate that the improved circuit can meet the MOSFET drive requirement.

Key words: MOSFET; inverter; oscillation

功率 MOSFET 以其开关速度快、驱动功率小、功耗低等优点在中小容量的变流器中得到了广泛应用。随着半导体集成技术的发展,出现了大量的功率器件专用驱动芯片,能够较好地解决功率器件的驱动问题^[1]。而在对桥式逆变电路进行驱动时,在同一桥臂的上(下)管的开通过程中,下(上)管栅极驱动信号产生振荡,当振荡的幅值较高时,将使开关器件导通,造成功率开关器件直通而损坏。目前常用的解决方法是在 MOSFET 关断时在栅极施

加负压,以抵消振荡的影响,但负压电路往往占用空间,同时增加了成本^[2~4]。本文从 MOSFET 的电路模型入手,深入分析了栅极振荡产生的机理,并在此基础上提出了简单有效的解决方法。理论分析和实验结果表明,采用本文所提出的方法,只需增加较少的器件就能有效地抑制振荡。

1 振荡产生机理

图 1 为考虑极间结电容的 MOSFET 等效模

基金项目: 哈尔滨工业大学交叉学科基金(HIT.MD2001.20)资助项目。

收稿日期: 2004-02-16; **修订日期:** 2004-04-13

作者简介: 吴凤江,男,博士研究生,1980年2月生,E-mail:shimeng@hit.edu.cn;孙力,男,教授,1960年11月生;高晗瓔,男,博士后,1960年3月生;王有琨,男,副教授,1957年9月生。

型^[5,6]。由图1可知,由于三个极间均存在结电容,栅极输入端相当于一个容性网络,驱动电路存在着分布电感和驱动电阻,此时的桥式逆变电路如图2所示。以上管开通过程为例,说明振荡产生机理。当下管V₂已经完全关断时,栅源极同电位。在上管开通过程中,设上管开通时间为t_{on},直流母线电压为E,由于开通过程时间很短,其漏源极电压迅速由直流母线电压下降到近似零,相当于在下管V₂漏源极间突加一个电压E,形成很高的dv/dt。该dv/dt的数值与上管V₁的开通速度有关,可近似认为

$$dv/dt = E/t_{on} \quad (1)$$




图1 MOSFET的等效电路




图2 半桥式结构的等效电路

该dv/dt产生的位移电流为

$$i = C_{gd2} \frac{dV_{gd2}}{dt} = C_{gd2} \frac{E}{t_{on}} \quad (2)$$

在V₂栅极产生的电压为

$$V_{gs2}(s) = iZ_2(s) = C_{gd2} \frac{R_{g2} + sL_2}{L_2 C_{gs2} s^2 + R_{g2} C_{gs2} s + 1} \frac{E}{t_{on}} \quad (3)$$

式(3)的特征方程为二阶,在判别式小于零的情况下,即满足如下条件

$$R_{g2}^2 C_{gs2} < 4L_2 \quad (4)$$

对其进行拉氏反变换可得

$$u_{gs2}(t) = \frac{E}{t_{on}} \frac{C_{gd2}}{C_{gs2}} \left[\sqrt{1 - C_{gs2} \frac{R_{g2}^2}{4L_2}} \right]^{-1} \cdot ge^{-\alpha} \sin(\omega t + \varphi) \quad (5)$$

式中 $\alpha = \frac{R_{g2}}{2L_2}$, $\omega = \sqrt{\frac{1}{L_2 C_{gs2}} - \frac{R_{g2}^2}{4L_2^2}}$, $\varphi = \arctan\left(\frac{\omega}{\alpha}\right)$ 。

由上式可知,当上管开通时会在下管栅极产生阻尼衰减振荡,实测波形如图3(a)所示(L₂ = 135 nH, R_{g2} ≈ 0 Ω, C_{gs2} = 600 pF)。同理,当上管关断、下

管开通时,上管栅源极也同样会产生振荡,只是相位与前者相反。振荡的幅值可表示为

$$U_{gs2m} = \frac{E}{t_{on}} \frac{C_{gd2}}{C_{gs2}} \left[\sqrt{1 - C_{gs2} \frac{R_{g2}^2}{4L_2}} \right]^{-1} \quad (6)$$

式(5)是在式(3)的特征方程判别式小于零的情况下得出的,在判别式大于零情况下,即

$$R_{g2}^2 C_{gs2} > 4L_2 \quad (7)$$

成立时,则V_{gs2}的时域表达式如式(8)所示

$$u_{gs2}(t) = \frac{E}{t_{on}} \frac{C_{gd2}}{2C_{gs2}} \left[\left[1 + \frac{R_{g2}}{\sqrt{R_{g2}^2 - 4L_2/C_{gs2}}} \right] e^{s_1 t} + \left[1 - \frac{R_{g2}}{\sqrt{R_{g2}^2 - 4L_2/C_{gs2}}} \right] e^{s_2 t} \right] \quad (8)$$


式中: $s_1 = \frac{1}{2L_2} \left(-R_{g2} + \sqrt{R_{g2}^2 - 4L_2/C_{gs2}} \right)$

$$s_2 = \frac{1}{2L_2} \left(-R_{g2} - \sqrt{R_{g2}^2 - 4L_2/C_{gs2}} \right)$$


由式(8)可知,此时振荡干扰变为指数衰减形式,实测波形如图3(b)所示(L₂ = 50 nH, R_{g2} = 15 Ω, C_{gs2} = 600 pF)。在t = 0时刻,振荡为最大值,可表示为

$$U_{gs2m} = \frac{E}{t_{on}} \frac{C_{gd2}}{C_{gs2}} \quad (9)$$

振荡会使功率管产生高频的开关损耗,若振荡电压的幅值达到MOSFET的门槛电压,下管将开通,而上管正处于导通状态,此时将造成上下功率管直通,上述两方面使得MOSFET发生过热损坏。



(a) 判别式小于零



(b) 判别式大于零

图3 驱动信号的受扰振荡波形

2 参数对振荡的影响

由上述分析可知,为解决MOSFET过热损坏问题,需要解决两方面问题:振荡造成的高频损耗和桥臂直通问题。对于前者,在式(3)的判别式大于零时,振荡时域暂态表达式中不存在正弦项,即不会导致功率器件产生高频损耗,可以很大程度降低MOSFET的过热以及电磁干扰问题,而判别式同时与栅源极结电容与驱动电阻的乘积以及分布电感的大小有关,即通过简单的参数选取就可以消除振荡产生的高频损耗,此时功率器件的开关损耗会大大降低。对于后者,则要尽量降低振荡幅值,使其降到功率管的阈值电压以下。因此在选取参数时,首先应保证判别式大于零,并在此基础上,分析各参数对振荡的幅值与暂态过渡过程的影响,并作为驱动电路参数设计的理论依据,在尽量不使暂态过渡过程时间延长的前提下,找出降低振荡幅值的参数组合。下面分析式(3)判别式大于零的情况下各参数变化对振荡暂态过渡过程的影响。

(1) MOSFET 开通时间 t_{on} 的影响

由式(9)可知,此时振荡的幅值完全由所选功率器件结电容的比值以及器件的开通时间决定,结电容的比值越小,开通时间越长,则振荡的幅值就越小,发生上下桥臂直通的可能性也就越小。

(2) 驱动电路各参数的影响

在满足式(7)条件下,以减小振荡干扰为目标,各参数的取值可以有多种组合。参数取值不同,肯定会影响振荡的暂态表现形式,因此有必要分析参数变化时振荡的变化规律。在分析时,利用MATLAB强大的绘图功能,通过绘制振荡的时域三维暂态曲线,可以方便地看出振荡暂态过渡过程随各参数的变化趋势,从而为改进驱动电路设计提供理论依据。

① 分布电感


由式(9)可知,分布电感并不影响振荡的幅值,只影响其暂态过程。振荡随分布电感变化的时域三维网格图如图4(a)所示,由图可知,分布电感的变化对振荡的暂态过程并无明显的影响,因此为使满足式(7)的条件变得宽松,应尽量减小分布电感。另外,由此分析可以看出,只要保证分布电感足够小,完全能保证式(3)判别式大于零。因此,只需深入分析判别式大于零时各参数变化对振荡的影响进而驱动电路进行优化设计,即可实现对振荡的抑制。

② 驱动电阻


由式(9)可知,驱动电阻并不影响振荡的幅值,但影响其暂态过程。振荡随驱动电阻的变化规律如图4(b)所示,由此图可知随着驱动电阻的增大,振荡很快衰减,因此应适当增加驱动电阻。

③ 栅源极结电容


由式(8)可知,栅源极结电容同时影响振荡的幅值和时间常数。振荡与栅源极结电容的变化规律如图4(c)所示。由此图可知,随着栅源极结电容的增加,振荡的幅值很快衰减,但振荡的阻尼常数增加,衰减变慢,暂态过渡时间变长。因此应综合考虑栅源极结电容的取值。



(a) 分布电感



(b) 驱动电阻



(c) 栅源极结电容

图4 驱动电路各参数与振荡的暂态关系图

3 解决方法及实验结果对比

由上述分析可知,驱动电路参数对振荡会有很大影响。因此在满足式(7)的条件下,通过调整各参数,可以显著地抑制振荡产生的干扰。

(1) 减小分布电感

由前可知,分布电感的变化对振荡的影响并不明显。因此要保证式(7)成立,即要使得驱动电阻和栅源极结电容的乘积大于分布电感,应减小分布电感,以使驱动电阻和栅源极结电容的乘积取值范围变大,使驱动电阻和栅源极结电容取值条件变得宽松,有利于电路参数的设计。因此在设计电路时应该尽量使驱动芯片靠近 MOSFET,如用导线连接应该使用双绞线或使用同轴电缆,以最大程度地减小分布电感。

(2) 增加 MOSFET 开通时间

由式(9)可知,影响振荡幅值的主要因素为 MOSFET 的开通时间,若适当增大器件的开通时间,即可减小振荡的幅值。因此考虑在驱动芯片与 MOSFET 栅极间加设缓冲电路,即人为串接驱动电阻,在 MOSFET 栅源极间并联电容,在开通时增加栅极电容的充电时间进而增大器件开通时间,减小 dv/dt 应力,降低振荡幅值。而另一方面, MOSFET 的关断时间直接关系到系统输出特性,不能过长,因此要调整 MOSFET 的开通和关断时间,在驱动电阻上反并联快恢复二极管,减小 MOSFET 的关断时间常数,在实现开通时间延长的同时保证较短的关断时间,以使用较短的死区时间减小输出波形的谐波含量。改进后的电路如图5所示, MOSFET 开通时经 RC 电路充电,使得驱动信号的上升沿变缓。由式(8)可知,加入缓冲电路后的振荡表达式为

$$u'_{gs2}(t) = \frac{E}{t'_{on}} \frac{C_{gd2}}{2C'_{gs2}} \left[\left[1 + \frac{R'_{g2}}{\sqrt{R'^2_{g2} - 4L_2/C'_{gs2}}} \right] e^{s'_1 t} + \left[1 - \frac{R'_{g2}}{\sqrt{R'^2_{g2} - 4L_2/C'_{gs2}}} \right] e^{s'_2 t} \right] \quad (10)$$

$$\text{式中 } s'_1 = \frac{1}{2L_2} \left(-R'_{g2} + \sqrt{R'^2_{g2} - 4L_2/C'_{gs2}} \right)$$

$$s'_2 = \frac{1}{2L_2} \left(-R'_{g2} - \sqrt{R'^2_{g2} - 4L_2/C'_{gs2}} \right)。$$

$t'_{on} > t_{on}$, 为增加缓冲电路后 MOSFET 开通时间; $C'_{gs2} > C_{gs2}$, 为栅源极并联电容后的总电容,两者均使得振荡的幅值降低。同时驱动电阻增大,驱动电阻与 MOSFET 栅源极结电容乘积变大,能够

更好地保证判别式大于零的条件。由上述分析可知,驱动电路在加入缓冲后,振荡的幅值下降,但是暂态过程还是受驱动电阻和栅源极结电容的影响,因此要综合考虑二者的选值问题。




图5 改进后驱动电路

理论上开通时间越长, dv/dt 应力越小, 振荡就越不显著, 但是由 MOSFET 开关损耗近似公式

$$P \approx I_m [(0.165 + 0.1K)U_{gs} + 0.05E(t_{on} + t_{off})f] \quad (11)$$

可知^[7], 开通与关断时间越长, MOSFET 的开关损耗越大, 另外开通时间还受工作频率的限制。

缓冲电路参数通常的选取原则为^[7]

$$RC = \frac{1}{(6 \sim 10)f} \quad (12)$$

式中 f 为 MOSFET 的工作频率。

由于 MOSFET 通常工作在几十千赫的开关状态, 其充放电电流由电容和驱动电压决定, 若驱动电阻选的很大, 使得电路损耗过大, 不利于驱动电路的安全运行, 因此要综合考虑电阻、电容的取值。一般驱动电阻的阻值为几十欧姆, 栅源极并联电容的取值以式(12)为参考。

(3) 其他措施

考虑到振荡主要出现在 MOSFET 关断阶段, 即栅源极为零电压时, 在驱动芯片与驱动电阻之间外接 PNP 三极管, 当驱动芯片提供高电平时, 三极管不导通, 对电路逻辑不造成影响。在驱动芯片提供低电平过程中, 当未产生振荡时, 三极管基极与集电极电位均近似为零, 三极管不工作; 当 MOSFET 栅源极产生振荡时, 三极管集电极电位为正, 将饱和导通, 振荡经反并联二极管和三极管迅速泄放, 避免了 MOSFET 误导通。同时在栅源极间并联稳压管, 进一步限制栅源极过压。

由于桥臂和母线的主回路间也存在分布电感, 在 MOSFET 开关转换过程中, 较大的电流变化率将产生很大的电压毛刺, 因此应该增加吸收电路。如图5所示, 由于该吸收电路只在电压大于母线电

压时才工作,因此与其他几种吸收电路相比,功耗相对较小^[8]。

图6为工作频率 $f=40\text{ kHz}$,未加缓冲电路的MOSFET栅极驱动信号实测波形,此时驱动芯片直接与MOSFET的栅极相连,由于没有考虑分布电感的影响,芯片与MOSFET摆放位置相对较远。实际测得驱动电路分布电感 $L_2=135\text{ nH}$,驱动电阻近似为零。从图中可以看出,改进前驱动信号振荡幅值很大,发热严重,直至过热损坏,逆变器根本无法正常工作。驱动电路改进后,实际测得分布电感 $L_2=23.5\text{ nH}$, $f=40\text{ kHz}$,驱动电阻 $R_{g2}=30\ \Omega$,并联电容 $C=0.01\ \mu\text{F}$ 。实测改进后栅极驱动波形如图7所示,可以看出改进后的电路很好地抑制了栅极振荡。




图6 改进前驱动信号实测波形




图7 改进后驱动信号实测波形

4 结束语

MOSFET的栅极振荡是由于结电容、驱动电路的分布电感以及开关时产生较高的 dv/dt 造成的。通过分析各参数与振荡的关系进而优化设计驱

动电路,为选取合适的元件参数提供理论依据。为抑制 dv/dt ,在栅源极增加了缓冲电路,同时加入 di/dt 吸收电路,有效地抑制了振荡。与外加负压电路以及有源驱动电路相比,该电路具有实现简单、安全可靠的特点。采用该驱动电路实现的电子镇流器,长期运行并未发生过热和损坏MOSFET的现象。

参考文献:

- [1] 周锡瑕. 功率MOSFET发展近况[J]. 微电子学, 1994, 24(2): 1~6.
- [2] Vasic D, Cost F, Sarraute E. A new MOSFET & IGBT gate drive insulated by a piezoelectric transformer [A]. PESC'2001 [C]. IEEE 32nd Annual, 2001, 3: 1479~1484.
- [3] De Vries I D. A resonant power MOSFET/IGBT gate driver [A]. APEC'2002 [C]. Seventeenth Annual IEEE, 2002, 1: 179~185.
- [4] Van De Sype, Van Den Bossche, Maes J. Gate-drive circuit for zero-voltage-switching half and full-bridge converters [J]. Industry Applications, Proceeding of IEEE Transactions, 2002, 38(5): 1380~1388.
- [5] Miura-Mattausch M, Ooshiro S, Suetake M. Circuit simulation models for coming MOSFET generations [A]. SISOAD'2000. Proceeding of International Conference [C]. 2000. 106~111.
- [6] Jiang Xueping, Jayasumana A P, Zhang Weijing. A proper deep submicron MOSFET model (PDSMM) and its application for delay modeling of CMOS inverters [A]. Solid-State and Integrated-Circuit Technology, Proceedings of 6th International Conference [C]. 2001, 2: 875~878.
- [7] 秦 忆. 现代交流伺服系统 [M]. 武汉: 华中理工大学出版社, 1995. 40~55.
- [8] Yasiom U, Khanngern W, Nitta S. The study and analysis of the conducted EMI suppression on power MOSFET using passive snubber circuits [A]. Electromagnetic Compatibility. Proceedings of 3rd International Symposium [C]. 2002. 561~264.