

应用手册

高压浮动 MOS 栅极驱动集成电路 (第一部份)

相关标题

- 高压侧器件的栅极驱动要求
- 典型 MOS 栅极驱动器 (MGD) 的框图
- 自举工作原理
- 如何选择自举元件
- 在 MOS 栅极驱动器 (MGD) 中如何计算功率消耗
- 如何处理瞬间负偏压
- 线路板设计和其它提示
- 功率电路和逻辑电路的隔离
- 如何提高 MGD 的输出电流去驱动模块
- 如何提供一个连续的栅极驱动
- 如何提供一个负压栅极驱动
- 驱动 BUCK 变换器
- 驱动双正激和开关磁阻电机控制器
- 通过 SD 脚进行电流控制
- 无刷和感应电机的驱动
- 推挽和其他低压侧应用
- 驱动高压侧 P 沟道 MOSFET
- 如何驱动闸流管的栅极
- 故障排除提示

1. 高压侧器件的栅极驱动要求

当功率 MOSFET 或 IGBT 用作高压侧开关（漏极接到高压干线，如图 1 所示），被驱动饱和导通，即在它的两极之间压降最低时，其栅极驱动要求可概括如下：




Figure 1. Power MOSFET in high side configuration

1. 棚极电压一定要比漏极电压高 10~15V，用作高压侧开关时其棚极电压必定高于干线电压，它常常可能是系统中的最高电压。
2. 棚极电压从逻辑上看必须是可控的，它通常以地为参考点。因此控制信号就不得不转换电平为高压侧源极电位，在绝大部分应用中控制信号在两干线电压间摆动。
3. 棚极驱动电路吸收的功率不会显著地影响总效率。

考虑到这些约束，现有几种技术可用来实现该功能，如表 1 中原理所示，每个基本电路有多种实现方法。

国际整流器公司的 MOS 棚极驱动器（MGDs）系列产品把驱动一高压侧和一低压侧 MOSFET 或 IGBT 所需的绝大部分功能集成在一个高性能的封装内。外接很少的分立元件，它们就能提供极快的开关速度和低的功耗，如表 2 所示的 IR2110。它们依据自举原理工作或加一浮动电源。工作在自举模式时，在绝大多数的应用中它们的工作频率可由数十赫兹到数百千赫兹。

表 1

方法	基本电路	主要特点
浮动棚极驱动电源法		<p>对不定的时间周期作完全棚极控制。</p> <p>隔离电源的成本影响很显著(每个高压侧 MOSFET 需要一个隔离电源)。将以地为参考点的信号进行电平转换可能是错综复杂的：电平转换器必须承受全部电压，它应以最小的传输延迟和低功耗快速开关。</p> <p>光隔离器往往相对较贵，它由于带宽和对噪声敏感而受到限制。</p>





脉冲变压器法		<p>简单且成本适中但在许多方面受限。</p> <p>在很宽的占空比范围内工作时应用技术复杂。</p> <p>在低频时，变压器尺寸显著增加。</p> <p>对于快速开关波形，由于寄生参数不容忽视，波形就变得不够理想。</p>
充电泵法		<p>能用以产生“过干线”电压，它由电平转换器控制或当 MOSFET 被开启时，用以“泵激励”栅极。</p> <p>在第一种情形，电平转换器问题已经解决。</p> <p>在第二种情形，对于开关应用开启时间往往太长。</p> <p>在任何情况，栅极都能保持不定期开启。</p> <p>电压放大电路的低效可能需要超过两级“泵激励”。</p>
自举法		<p>简单便宜，但有象脉冲变压器一样的局限性：占空比和开启时间都受自举电容刷新需要的限制。</p> <p>如电容由高电压干线充电，功耗可能很显著。</p> <p>需要电平转换器，具有一定难度。</p>
载波驱动法		<p>对于不定时间周期给出了完全栅控制，但在开关性能上受到某些限制，这可通过增加一些复杂的电路来改善。</p>

表2

	管芯大小	上升时间	下降时间
不同 HEXFET 芯片尺寸的典型开关时间 ($V_{CC}=15V$, 测试电路如图 9, 没有给出栅极网络)	HEX-2	25ns	17ns
	HEX-3	38ns	23ns
	HEX-4	53ns	34ns
	HEX-5	78ns	54ns
	HEX-6	116ns	74ns

2. 典型的框图

如图 2 所示, 以 IR2110 的框图举例说明大部分 MOS 栅极驱动器的典型结构。其组成部分如下: 低端功率晶体管驱动器, 高端功率晶体管驱动器, 电平转换器, 输入逻辑电路。

2. 1 输入逻辑

两通道由 TTL/COMS 电平相兼容的输入控制。转换门限因器件的不同而不同。一些 MGDs (如 IR211x 和 IR215x) 的转换门限与逻辑电源 V_{DD} (3V~20V) 成比例, 施密特触发缓冲器滞后 $V_{DD}10\%$ 以接收有较长上升时间的输入。其它的 MGDs (如 IR210x, IR212x, IR213x) 有介于 1.5 到 2V 之间的从逻辑 0 到逻辑 1 的固定转换。有些 MGDs 仅能驱动一个高压侧功率器件, 有些 MGDs 能够驱动一个高压侧和一个低压侧功率器件, 而有些 MGDs 能够驱动一个三相全桥




Figure 2. Block Diagram of the IR2110

电路。但并不是说任何高压侧驱动器也能够驱动低压侧器件, 这些 MGDs 有两个栅极驱动器, 它们的输入可以是两个相互独立的输入或者有补偿驱动和预置死区时间的单个输入。

如第 12 节所示，在需要有最小死区时间的应用场合中应当使用有独立驱动和经过很少无源元件传输可产生死区时间的 MGDs。在信号输入和栅极驱动输出之间的传输延迟大约等同于两通道开通时间（120ns）和关断时间（95 ns），这些时间如数据表中所示对温度有依赖性。关断功能的实现是内部锁定电路为高电平时使两功率器件关闭。

去除关断信号后的第一个输入信号清除锁定并激活其传输通道。这一锁定关闭有助于电流闭环控制的实现，如在第 12 节中所举的例子。从输入逻辑来的信号通过高抗噪声电平转换器被耦合到各自通道。这允许逻辑电源（在 13 脚的 V_{SS} ）的参考地可以相对于功率地（COM）摆动土 5V。此特点对于处理典型功率调节电路接地布局不太理想的设计很有帮助。进一步的抗噪声措施是脉宽鉴别器屏蔽掉小于 50ns 左右的脉冲。

2.2 低压侧通道

输出级由两个 N 沟道 MOSFET 组成图腾柱结构（源极跟随器作为电流源和电流流入的共同源），或者由一个 N 沟道和一个 P 沟道的 CMOS 组成反相结构。因 MGD 的不同，每个 MOSFET 对栅极电流有 0.12A~2A 的拉、灌电流能力。低端驱动器的源单独由 2 脚引出，因此功率器件栅极驱动电流的返回源可以直接和 2 脚相连。关于这点可参考第 5 节。如果 V_{CC} 低于规定值（典型值 8.6/8.2V），欠压锁定将会阻断任何一个通道工作。

当欠压锁定被释放后出现在低压侧通道输入端的任何脉冲都会使功率晶体管在欠压锁定释放时刻导通。这点不同于将要在下一部分看到的高压侧通道。

2.3 高压侧通道

这个通道被做进一个“隔离槽”内（图 3），它能相对于功率地（COM）从 500V 或 600V 浮动到 -5V。这个槽在 V_S 电位上“浮动”，它是由加于 V_B 脚的电压所建立，一般地，此脚被连接至高压侧器件的源极，如图 2 所示，并且其电位在两干线电压间摆动。

如果将一隔离电源连接在 V_B 和 V_S 间，高压侧通道将与输入信号一致，在此电源的正极和它的地之间开关输出。




Figure 3. Silicon crosssection showing the parasitic capacitances.

MOS 器件栅极的一个显著特点是它们的容性输入特性，即它们是通过提供一些电荷给栅极而导通，而不是提供连续电流，如果高压侧通道驱动这种器件，隔离电源可由一电容取代，如图 2 所示。

高压侧 MOSFET 的栅电荷由自举电容提供，自举电容在器件断态时通过自举二极管被 15V 电源充电（假定 V_S 在那一时刻摆动到地，象它在绝大部分应用中那样）。由于电容是由一低压源充电，驱动栅极所消耗的功率很小。高压侧通道的输入信号不得不从 COM 电平抬升到“槽”所浮动的电位，可能高达 500V。如图 2 所示，开/关信号以窄脉冲的形式在输入信号的上升或下降边缘被传输。它们被以浮动电位为参考的复位/置位触发器所锁定。

使用脉冲方式大大减小了与电平转换相关的功耗。脉冲鉴别器可以从 V_S 节点上的快速 dv/dt 暂态中区分出置位/复位脉冲，因此在功率器件中，高达 50V/ns 的开关速率并不会对 MGD 的工作产生有害影响。

此通道具有自身的欠压自锁（在一些 MGDS 中），如果 V_S 和 V_B 之间电压低于它的限制值（典型值 8.7 / 8.3V），欠压自锁会关断栅极驱动。欠压自锁的运用与 V_{CC} 自锁时有些细微差别：欠压自锁释放通道后的第一个脉冲将改变输出状态。高压电平转换器电路被设计得即使在 V_S 节点电压摆动到 COM 脚以下如数据表中所示电压时也能正常工作，典型值为 5V。这之所以能发生是由于下侧功率二极管的正向恢复或是由于 Ldi/dt 感应的瞬态电压。

3. 如何选择自举元件

如图 2 所示，自举二极管和电容是仅有的在 PWM 应用中严格要求的外接元件，在实际应用中给 V_{CC} （和数字电路的）电源加一退耦电容用于补偿电源线的电感。

自举电容上的电压仅为 V_{CC} 电源电压。它的电容值由下列因素所决定：

1. 栅极需要增强 MGT
2. 高压侧驱动器电路的静态电流 - I_{qbs}
3. 电平转换器内的电流
4. MGT 的栅-源正向漏电流
5. 自举电容的漏电流

因素 5 仅与自举电容是电解电容时有关，如果使用其他的电容可以忽略此项因素的影响。因此尽可能使用非电解电容。关于有关自举电容的详细情况可参考 DT98-2 节“控制 IC 自举元件的选择”。

最小的自举电容值可由下式求出：

$$C = 15 \times \frac{2 \left[2Q_g + \frac{I_{qbs(max)}}{f} + (I_{loss} + I_{soft})t_w + \frac{I_{Cbs(leak)}}{f} \right]}{V_{cc} - V_f - V_{LS}}$$

此处: Q =高压侧 MOSFET 的栅极电荷

f =工作频率

$I_{CDS(Leak)}$ =自举电容的漏电流

$I_{Lson}=20mA$, $I_{Lsoff}=20mA$, $t_w=200ns$

V_f =自举二极管的正向导通压降

V_{LS} =低压侧或负载的压降

Q_{LS} =每周期电平转换所需电荷, (对于 500V/600V 的 IC 为 5nC, 对于 1200V 的 IC 为 20nC)

自举二极管必须能够承受得住特定电路中的全部电压; 在图 25, 28 和 29 的电路中当上端器件导通且近似等于电源干线电压时就会发生此现象。二极管的电流额定值是栅极电荷与频率之积。对于 HEXFET 的功率 MOSFET IRF450 当工作频率为 100KHz 时, 二极管电流约为 12mA。自举二极管的高温反向漏电流特性对于那些电容在较长时间需要保持电荷的应用来说可能是一个重要的参数。同样, 为了减小由自举电容反馈进电源的电荷数量, 二极管应选用超快速恢复二极管。

4. 如何计算 MOS 栅极驱动器 (MGD) 的功率损耗

MGD 中的总功耗来自许多方面, 总体可分为“高压”和“低压”; “静态”和“动态”几方面。

a) 低压静态功耗 ($P_{D(1v)q}$): 是来自三个低压电源 VDD、VCC 和 VSS 的静态电流, 在一典型的 15V 应用中, 这些功耗在 25°C 时总计约为 3.5mW, 在 125°C 时为 5mW。

b) Vcc 电源上的低压动态功耗 ($P_{D(1v)sw}$) 来自两个分量:

b1) 当电容通过电阻充放电时, 流进电容能量的一半被电阻消耗掉。
因此 MGD 的内部和外接栅极驱动电阻在一个周期中的损耗为

$$P_G = V \cdot Q_G \cdot f$$

对于两个工作于 100kHz 的 HEXFET IRF450, $V_{GS}=15V$, 我们有:

$$P_G = 2 \times 15 \times 120 \times 10^{-9} \times 100 \times 10^3 = 0.36W$$

公式中的第二个因子在假定两个器件被驱动, 每通道一个器件的情况下是有效的。如果 V_{SS} 由一自举电容/二极管产生, 此功率由 V_{CC} 提供。使用栅极电阻后降低了栅极驱动功率值, 在 MGD 中消耗的栅极驱动功率由它们各自电阻的比值决定。如果内部电阻是 6Ω , 栅极驱动电阻是 10Ω 无论拉电流或者灌电流, MGD 的损耗仅是 P_G 的 $6/16$, 这些功耗与温度无关。

b2) 动态功耗与内部 CMOS 电路开关相关联, 它们能由下列公式近似得到:

$$P_{CMOS} = V_{CC} \cdot Q_{CMOS} \cdot f$$

Q_{CMOS} 在 5 到 30nC 之间, 因 MGD 的不同而不同.在一典型的 100kHz 应用中, 这些功耗将总计为数十毫瓦, 与温度毫无关系。

c) 高压静态功耗 ($P_{D(hv)q}$) 主要来自电平转换级的漏电流。它们与施加于 V_S 脚的电压有关，且与占空比成比例。只有在高压侧功率器件导通时才产生高压静态功耗。如果 V_S 被连续保持为 400V，高压静态功耗在 25°C 时的典型值为 0.06mW，在 125°C 时为 2.25mW。在推挽或相似的拓扑结构中，如果 V_S 接地，这些功耗实际上为零。

d) 高压开关功耗 ($P_{D(hv)sw}$) 由两项组成。一是电平转换电路(图 2)，另一个是高压侧 P 阵电容的充放电(图 3 中 Cb-sub)。

d1) 无论什么时候高压侧触发器被复位，关断高压侧器件的信号(即使触发器置位的信号)引起电流流过电平转换电路。这些电荷来自于通过功率器件和自举电容的高压总线。如果高压侧触发器被置位，并且低压侧功率器件处于通态，复位信号使电流从 V_{CC} 通过二极管流出。因而，对于一工作于干线电压 V_R 的半桥电路总的功耗为：

$$(V_R + V_{CC}) \cdot Q_p \cdot f$$

其中 Q_p 为电平转换器吸收的电荷。 f 为高压侧通道的开关频率， Q_p 在 $V_R = 50V$ 时近似为 4nC，当干线电压增加至 500V 时，变为 7nC。在一典型 400V, 100kHz 应用中，这些功耗总计为 0.3W，这包括 Cd-sub 的充放电。当高压侧触发器被复位(即功率器件导通)且低压侧功率器件处于断态时，就会出现 Q_p 的第三个来源。在此情况下，电荷来自于通过器件电容、泄漏或负载的高压总线，功率耗散稍高于由上面表达式所计算的值。在 V_S (5 脚) 接地的推挽或其它拓扑中，由 V_{CC} 提供的两边的电平转换电荷产生的功耗很低。

d2) 在一高压/低压功率电路中，阱电容 Cb-sub 每当 V_S 在 V_R 和 COM 间摆动时被充电和放电。充电电流通过功率器件和外延电阻由高压干线提供，经低端功率器件和外延电阻放电。通过电阻给电容充电或放电所引起的功耗等于 $QV/2$ ，与电阻值无关。但是这些功耗的大部分发生在桥式驱动器外部，因为在它们开、关状态的转换过程中，外延电阻与功率器件的内部电阻相比可忽略。假定在 450V 时电荷值为 7nC，工作频率为 100kHz。由阱电容充放电引起的总功耗总计为：

$$Q \cdot V \cdot f = 7 \cdot 10^{-9} \cdot 450 \cdot 10^5 = 0.31W$$

几乎全部由 IR2110 外部产生。对所有的实用目的而言，Cb-sub 不可能与下侧功率器件的外部电容有区别。

如果 V_S 接地，电容以一固定电压充电，这些功耗将为零。

Cb-sub(象 Cd-sub 一样)是一反偏结电容，它的电容是电压的函数，这些电荷与温度无关。

对以上功耗的讨论，作如下总结：

- 在大于或等于 100kHz 的高压应用中，主要功耗为开关损耗，a 项和 c 项的静态功耗可以完全忽略。
- 开关损耗与温度无关。
- 总损耗是控制方式及电参数和温度的函数。

如果知道了 MGD 中的功耗，最高环境温度可由下式计算(反之亦然)

$$T_{max} = T_{jmax} - PD \cdot R_{thj-a}$$

其中 R_{thj-a} 就为结至环境的热阻。

下面的例子给出两个 IRF830 在 400V 干线电压、100kHz、无负载、无栅极电阻的半桥电路中的功耗组成。

PD(1V) q	0.004W
PD(1V) sw: PCMOS=	$15 \cdot 16 \cdot 10^{-9} \cdot 100 \cdot 10^3 = 0.024$
PG=	$2 \cdot 15 \cdot 28 \cdot 10^{-9} \cdot 100 \cdot 10^3 = 0.084$
PD(hv) q	0.002
PD(hv) sw:	$(400+200) \cdot 9 \cdot 10^{-9} \cdot 100 \cdot 10^3 = 0.42$
总计:	0.534

计算 PD(hv) sw 时电压取 200V 在无负载情形下是合适的。因为，这种情形为 2.2d.1 节中的第三种。在运用中，在象 LM334 这样的可调电流源的帮助下，通过从关断脚抽取 1mA 电流可以测出实际结温。此脚电压在 25°C 时为 650mV，以 2mV/°C 减小。

5. 如何处理 V_s 脚上的瞬间负偏压

由寄生参数引起的问题中，对控制 IC 的一个最主要的影响结果是在开关过程中 V_s 节点对地有负过冲的趋势。相反，国际整流器公司发明的 HVIC 工艺的高差分电压能力不会使正过冲引起不良后果。

国际整流器公司的控制 IC 可以保证 V_s 对 COM 有至少 5V 的负偏压而不会引起问题。如果负过冲超过此电平，高压侧的输出会在当前状态下暂时锁定，倘若 V_s 仍在最大绝对极限值之内，IC 不会被损坏，然而当负过冲持续超过 5V 时，高压侧输出缓冲器将对输入转换不响应。应当注意这种模式，但是在开关过程中高压侧通常不需要立即改变状态，在许多应用中也证实了这一点。

下面列出的信号是在正常工作和诸如短路或过流关断等 di/dt 很高的非正常工作状态下观测到的。如图 4 所示，测试值直接由 IC 脚上得到，因此在测量中包含驱动耦合中的寄生参数的影响。




Figure 4. Look at the V_s spike during the reverse recovery. Always probe right at the IC pin.

- 1) 高压侧相对于公共地的偏移量； V_s -COM
- 2) 浮动电源； V_B - V_s