运算放大器的稳定性 第 9 部分(共 15 部分):电容性负载稳定性:输出引脚补偿 作者: Tim Green

德州仪器 Burr-Brown 产品部线性应用工程经理

本系列文章的第 9 部分是大家熟悉的电子工程的第 5 章——"保持电容负载<u>稳定性</u>的六种方法"。这六种方法包括: Riso、高增益及 CF、噪声增益、噪声增益及CF、输出引脚补偿以及带双向反馈的 Riso。我们将在本部分介绍输出引 脚补偿。这种保持电容负载稳定性方法不同于输出运算放大器"缓冲"网络,输出运算放大器"缓冲"网络通常用于功率运 算放大器(带有所有 NPN 输出级)输出,其目的是在驱动电容负载时防止意外高频振荡。本系列文章的后面章节将 详细介绍"缓冲"网络的使用情况。

有时,在现实生活中,我们并非总能够接近运算放大器的 -输入和/或 +输入,因此无法在模拟工具栏中使用其他补偿 方法。我们将会在本部分探讨用于发射极跟随器输出运算放大器及 CMOS RRO 运算放大器的输出引脚补偿方法。发 射极跟随器应用需要在独特的 4~20mA 构建块集成电路上采用一个参考输出。CMOS RRO 应用涉及一种用于电源 反馈的差动放大器。这两种依范例定义的情况都属于现实应用。为此,我们可以断定唯一的保持电容负载稳定性的方 法只能是输出引脚补偿。除了一阶分析与 TINA Spice 模拟之外,我们还可以利用"预测"结果来进行实际实施。

双极性发射极跟随器:输出引脚补偿

我们的双极性发射极跟随器输出引脚补偿实例如图 9.1 所示。XTR115/XT116 是一种可以将输入电压变化转换成 4~20mA 模拟信号的双线 4~20mA 集成电路。由于 4~20mA 发送器用于驱动长距离线路,因此需要 7.5~36V 的大工作电压范围。此外,XTR115/XTR116 配有子稳压器,可为传感器调节电路提供 5V 的供电电压,以及 2.5V (XTR115)或 4.096V (XTR116)的高精度参考电压。

4~20mA 信号范围是既定的行业标准,用于工厂(普遍存在 50 或 60Hz 高电压噪声)等嘈杂环境中长距离(1 英 里或 1.6 公里以上)模拟信号的传输。由于该标准是采用电流控制的传输,因此使用两条线路可以避免电压噪声耦合。 它采用两条相同的线路来传输功率与信号。由于使用的模拟信号范围规定为 4~20mA,因此其中 4mA 的信号可驱动 信号调节电路并触发两条线路发送器端的传感器。功率由接收机提供,而接收机同时还能接收 4~20mA 的模拟信号, 该信号已根据传感器测量的实际参数(如:桥接压力传感器发送的压力)进行了分级。4~20mA 信号在接收机端通常 由 A/D 转换器转换为 1V~5V 的电阻器(250 欧姆)电压。

通常在此类 4~20mA 传感器发送器中采用微控制器读取并将线性常数应用到实际传感器中。微控制器必须是低功耗 控制器,以便允许某些电流触发传感器,原因是我们的总调节电路电流预算必须低于 4mA。MSP430F2003 提供一种 低电压、低静态电流微控制器。该微控制器具有一个用于读取桥接变化的板上 ADC。在微控制器应用了线性常数之后, 即与 DAC8832 (一款用于生成 XTR115/XTR116 所需模拟输入电压的低功耗 DAC)进行通信。DAC8832 由一种 零漂移、低功耗、单电源的运算放大器 (OPA333)进行缓冲。由于我们的系统是一套完美的系统,因此可驱动任何器 件,其中包括 XTR115/XTR116 的精确 VREF 引脚。我们之所以选择 XTR115 (2.5V VREF) 是因为 MSP430F200 3 只能在 1.8V~3.3V 范围内工作。目前 MSP4302003 的板上 ADC 以及 DAC8832 将采用 XTR115 高精度 2.5 V 参考电压。我们的典型总调节电路静态电流为 562uA,可以保留 3.4mA 的电流用于触发桥接传感器。目前我们唯 一的难题是需要添加许多本地旁路电容器,以便在 XTR115 的 VREF 引脚驱动的众多集成电路附近实现良好的高频 旁路。XTR115 VREF 引脚是否稳定?



图 9.1: 4-20mA 桥接传感器应用

图 9.2 详细说明了 4~20mA 桥接传感器信号调节器应用中采用的集成电路的主要规格。

XTR115/XTR116 2-Wire 4-20mA Current Loop Transmitter		DAC8832 16-Bit, Ultra-Low Power, Voltage-Output, Digital-to-Analog Converter		
				Parameter Supply Voltage Range Quiescent Current
SubRegulator	5V	Quiescent Current	5uA typical	
VREF for Sensor Excitation	2.5V (XTR115), 4.096V (XTR116)	Linearity Error	+/-0.5LSB typical	
VREF Accurat	cy +/-0.05% typical	Differential Linearity Error	+/-0.5 typical	
VREF Dr	ift +/-20ppm/C typical	Gain Error	+/-+/-1LSB typical	
VREF PS	R +/-1ppm/V (V+ = 7.5V to 36V)	Gain Drift	+/-0.1ppm/C typical	
VREF vs Loa VREF Nois Span Error NonLinearity Error Package	ad +/-100ppm/mA (IREF = 0mA to 2.5mA) ee 10uVpp typical (0.1Hz to 10Hz) 0.05% typical 0.003% typical SO-8	Zero Code Error Zero Code Drift Package	+/-0.25LSB typical +/-0.05ppm/C QFN-14	
OPA333		MSP430F2003		
1.8V, microPower CMOS Operational Amplifier, Zero-Drift Series		1.8V, microPower CMOS Operational Amplifier, Zero-Drift Series		
Parameter	Specification	Parameter	Specification	
Supply Voltage Quiescent Current	1.8V to 5.5V 17uA typical	Supply Voltage Quiescent Current	1.8V to 3.6V 300uA typical (Active Mode, 1MHz)	
Offset Voltage	2uV typical iff. 0.02uV/C typical	Architecture A/D Converter	16-Bit Sigma-Delta	
Input Bias Current	+/-70pA typical	Watchdog Timer	To-bit Sigma-Delta	
Input Voltage Noise	1.1uVpp (0.1Hz to 10Hz)	Flash	1k Byte + 256 Byte	
Input Voltage Range	(V-)-0.1V to (V+)+0.1V	RAM	128 Byte	
Gain-Bandwidth Product	350kHz	Port 1	8 I/O	
Slew Rate	0.16V/us	Port 2	Xtal or 2 I/O	
Voltage Output Swing from Rail	30mV typical (RL=10k)	Interface	Universal Serial (SPI, I2C), Port 1	
Package	SOT23-5, SC70-5, SO-8, DFN-8	Clock Package	Internal, External 32kHz crystal TSSOP-14_DIP-14_OFN-16	

图 9.2: 4~20mA 调节电路 IC 主要规格

XTR115 VREF 引脚是图 9.3 所示的发射极跟随器输出拓扑运算放大器的输出引脚。



图 9.3: XTR115 VREF 引脚: 发射极跟随器输出运算放大器

图 9.4 显示了 XTR11 VREF 引脚的等效示意图。VREF 是缓冲的 1.25V 带隙参考电压,经过 2 倍放大后产生 XT R115 2.5V 参考输出电压。发射极跟随器输出级的 Ro 为 4.7k 欧姆。我们是从工厂获得上述信息、RF 与 RI 值以 及 U1 的 Aol 曲线的,因为 XTR115 的产品说明书并未详细介绍所有资料。我们的总电容负载 CL 为 500nF。Ro 与 CL 互动,形成 XTR115 VREF 运算放大器的 Aol 修正曲线中的第二个极,即 fpu1。请注意:我们无法接入 U 1 的 - 输入或 + 输入,因为它是 XTR115 的内部器件。所以我们只能使用一个引脚来补偿放大器稳定性(输出引脚: VREF)。另外,我们希望使 VREF 引脚保持极高的精度,因此在 CL 前面将该引脚与任何电阻串联均不是理想的解 决方案。

Op Amp Aol Curve is Modified by extra pole (fpu1) due to Ro and CL





图 9.4: XTR115 VREF 引脚: 电容负载等效示意图

我们将采用图 9.5 所示的 TINA Spice 电路检验运算放大器的 AoI 曲线以及由于 CL 导致的 AoI 修正曲线。我们 通过 LT (相关 DC 频率时短路、相关 AC 频率时开路)以及 CT (相关 DC 频率时开路、相关 AC 频率时短路) 使用我们的 Spice AC 分析方法。



图 9.5: AC 稳定性检查: 原始电路

图 9.6 显示了运算放大器 Aol 曲线以及由于 CL 导致的 Aol 修正曲线。在 fcl1 可以看到,就我们的一阶稳定性标 准而言不稳定的每十倍频程 40db 的闭合速率。根据预测,CL 导致的 fpu1 为 67.73Hz,其从检测的角度来看在本 图中是正确的。



图 9.6: Aol 与修正 Aol: 原始电路





图 9.7: 环路增益图: 原始电路

我们在图 9.8 进行瞬态稳定性测试,即在附带 500nF CL 的闭环电路中注入一个较小的方形波。



图 9.8: 瞬态稳定性测试: 原始电路

图 9.9 中的瞬态稳定性图再次表明我们的电路并不稳定。我们的运算放大器输出在响应小步阶变化时从未稳定过。请 注意: VOA 以大约 2.5V 幅度变化,表明我们的 DC 电平对于本电路而言是正确的。



图 9.9: 瞬态稳定性图: 原始电路

我们在图 9.10 中明确了用于双极性发射极跟随器输出放大器的输出引脚补偿方法。首先我们用 fpu1 来修正运算放 大器原始 Aol 修正曲线, fpu1 是由于 Ro 与 CL 产生的极点(参见曲线 1)。一旦创建了该曲线,我们就可以绘制 从曲线 1 与 0dB 交叉点开始的第二条曲线(曲线 2)。从上述起点我们按照每十倍频程 -20dB 的斜率绘制出比 fp 1(运算放大器 Aol 低频极点)高一个十倍频程的点,我们在此处把斜率修改到每十倍频程 -40dB。在频率为 fp1 时我们将斜率改回每十倍频程 -20dB,直到与运算放大器的 DC Aol 值相交叉。上述建议的 Aol 修正曲线(曲线 2) 满足我们所有经验标准——通过使极点与零点相互保持在一个十倍频程之内,从而保持环路增益相位在环路增益带宽 范围不低于 45 度。另外,我们建议的 Aol 修正曲线(曲线 2)还可满足在 fcl2 闭合速率为每十倍频程 20dB 的一阶稳定性标准。



图 9.10: 输出引脚补偿: 双极性发射极跟随器

图 9.11 说明了我们如何利用 RCO 及 CCO 获得建议的 Aol 修正曲线。另外我们还需要考虑另外一个极点,因为 CCO 在某些高频情况下会短路,而且 CL 与 RCO 将形成一个附加高频极点。即使此极点在 fcl2 之外出现,我们的 情况仍然正常。



图 9.11: AC 稳定性检查: 输出引脚补偿

由于知道 Ro 与 CL,因此可以利用图 9.12 所示公式以及图 9.10 (曲线 2)建议的 Aol 修正曲线计算出补偿分量 RCO 与 CCO 以及由 RCO 与 CL 形成的超高频极点。



图 9.12: 输出引脚补偿公式: 双极性发射极跟随器

我们在图 9.13 中采用输出引脚补偿方法绘出预测曲线。由于 XTR115 之内的闭环运算放大器以 2 倍增益运行(6d B),闭环 VREF/VIN 曲线始终保持平直,直到在 fcl2 位置与 Aol 修正相交,由于环路增益已经等于零,因此此后 该曲线随 Aol 修正曲线一直降低。





图 9.14 是在采用图 9.11 所示电路的情况下,我们的 AC 稳定性分析 TINA Spice 模拟结果。在 fcl2 位置时可以 看到每十倍频程 20dB 的闭合速率,但是我们应当通过相位图了解详细情况。



图 9.14: Aol 与 Aol 修正: 输出引脚补偿

图 9.15 所示的环路增益图证明我们的输出引脚补偿方法可以产生稳定的电路。在 fcl2 位置时相位裕度为 40 度,相 位在环路增益带宽范围内不会过多低于 45 度。如果需要,我们可以细微调节输出引脚补偿值,以便在 fcl2 获得更高 的相位裕度。



图 9.15: 环路增益: 输出引脚补偿

图 9.16 中的电路采用瞬态稳定性测试来检查采用了输出引脚补偿的最终电路。



图 9.16: 瞬态稳定性测试: 输出引脚补偿

图 9.17 所示的瞬态稳定性测试结果证明了我们的环路增益检查,即输出引脚补偿可以产生稳定的电路。一个较低的 过冲以及无过度振铃的一个下冲看起来接近典型的、45 度相位裕度补偿电路。



图 9.17: 瞬态稳定性图: 输出引脚补偿

图 9.18 所示的 TINA Spice 电路使我们能够检查最终的 VREF/VIN 闭环 AC 响应是否符合在图 9.13 中的预测。



图 9.18: VREF/VIN AC 电路: 输出引脚补偿

根据图 9.13,我们估计 fcl2 约为 5kHz,因此预计对于 VREF/VIN 而言在该点会出现陡然降低。在图 9.19 中,我 们可以看出闭环 AC 响应符合预测结果。在 AC 闭环响应中存在轻微峰化现象,不过其对于本应用不会造成影响。同 样,如果我们希望减少这种峰化现象,就需要再次利用我们的输出引脚补偿把 fcl2 点的相位裕度提高到 40 度以上。



图 9.19: VREF/VIN AC 响应: 输出引脚补偿

我们的 CMOS RRO 输出引脚补偿实例如图 9.20 所示。这种实际电源应用采用 OPA569 功率运算放大器作为可编 程电源。为了在负载上提供精确的电源电压,可以采用一种差动放大器 INA152 对负载电压实施差动监控。闭环系统 可以补偿任何从可编程电源到负载的正/负连接中的线路压降造成的损耗。OPA569 上的电流限值设定为 2A。在我们 的实际应用中,这种电源具有灵活的配置,因此可以在差动放大器 INA152 的输出上提供多大达 10nF 电容。这样是 否能够实现可编程电源的稳定运行?



图 9.20: 可编程电源应用

我们在图 9.21 中详细说明了在我们的可编程电源应用中使用的 IC 的主要规格。

INA152		OPA569	
Single Supply Difference Amplifier		Rail-to-Rail I/O, 2A Power Amplifier	
Parameter	Specification	Parameter	Specification
Supply Voltage	2.7V to 20V	Thermal Protection	Shutdown at +150C
Quiescent Current	500uA typical	Adjustable Current Limit	+/-0.2A to +/-2.2A
Offset Voltage	+/-250uV typical	Current Limit Warning Flag	Normal = V+, Current Limit = V-
Offset Drif	t +/-3uV/C typical	Temperature Warning Flag	Low = >+147C, High =<+130C
Input Impedance Differential	80k typical	Shutdown w/Output Disable	>(V-)+2.5V = enabled, <(V-)+0.8 = disabled
Input Impedance Differential	80k typical	Current Monitor Pin	Imonitor = lout/450
Common Mode Rejection	94dB typical	Supply Voltage	2.7V to 5.5V
Output Voltage Noise	2.4uVpp (0.1Hz to 10Hz)	Quiescent Current	9mA typical, 0.01mA in Shutdown
Output Voltage noise	10nV/rt-Hz (10kHz)	Offset Voltage	+/-0.5mV typical
Input Voltage Range 2(V-) to 2(V+)-2V		Offset Drift +/-1.3uV/C typical	
Bandwidth	800kHz	Input Bias Current	+/-1pA typical
Slew Rate	0.4V/us	Input Voltage Noise	8uVpp (0.1Hz to 10Hz)
Gain	1V/V typical	Input Voltage noise	12nV/rt-Hz (1kHz)
Gain Error +/-0.01% typical		Input Voltage Range	(V-)-0.1V to (V+)+0.1V
Gain Drift +/-1ppm/C typical		Gain-Bandwidth Product	1.2MHz
NonLinearity +/-0.002%FS		Slew Rate	1.2V/us
Voltage Output Swing from Rail	20mV typical (RL=10k)	Voltage Output Swing from Rail	150mV typical (lout=+/-2A)
Package	MSOP-8	Package	SO-20 Power Pad

图 9.21: 可编程电源 IC 主要规格

我们用于反馈的 INA152 差动放大器采用如图 9.22 所示的 CMOS RRO 拓扑。



图 9.22: INA152 差动放大器: CMOS RRO

我们采用图 9.23 中的 TINA Spice 电路检查可编程电源的稳定性。我们的 DC 输出由 Vadjust 设定到 3.3V,同时 应用一个较小的瞬态方形波检查过冲与振铃。



图 9.23: 瞬态稳定性测试: 原始电路

图 9.24 中的瞬态稳定性测试结果显然不够理想。我们不希望在未经进一步稳定性补偿情况下投产这种电路。



图 9.24: 瞬态稳定性图: 原始电路

图 9.25 中的 TINA Spice 电路用于检查原始电路中的不稳定性是否由 INA152 输出端的 CX 负载所引起。我们将采 用瞬态稳定性测试进行快速检测。



图 9.25: 差动放大器反馈: 原始电路

图 9.26 可以证明我们的推测,即:是 CX 造成了差动放大器 INA152 的不稳定性。



图 9.26: 瞬态图: 差动放大器反馈, 原始电路

差动放大器由 1 个运算放大器以及 4 个精密比率匹配电阻器构成。这给我们的分析工作带来了挑战,因为我们无法 直接接入内部运算放大器的 - 输入或 + 输入。在图 9.27 中我们可以看到差动放大器的等效示意图,同时可以看出 测量 Aol 的明确方法。我们将采用 LT 断开任何相关 AC 频率的反馈,同时仍然保持准确的 DC 工作点(LT 对于 相关 DC 频率短路,对于相关 AC 频率开路)。通过把 INA152 的 Ref 引脚连接到 VIN+ 引脚,我们可以创建一个非反相输入放大器。通过在 Sense 与 VOA 之间放置 LT,我们可以理想地在任何相关 AC 频率驱动运算放大器进入开路状态。INA152 运算放大器的内部节点 VM 可以在相关 AC 频率达到零点。VP 只需作为 VG1,然后我们可以轻松测出 Aol = VOA/VG1。请注意:我们只要把 VdcBias 设定为 1.25V 以便在 VOA 产生 2.5V DC,即可衡量 DC 工作点。

我们把图 9.27 的 INA152 Aol 测试电路概念转化成图 9.28 所示的 TINA Spice 电路。我们知道,用于 INA152 的 TINA Spice 宏模型是一种 Bill Sands 宏模型[参考:《模拟与 RF 模型》,(http://www.home.earthlink.net/%7E wksands/)],因此该宏模型可以精确匹配实际硅片。



At DC LT = Short VOA dc = VdcBias (1+R2/R1) VOA dc = 1.25 (1 + 40k/40k) = 2.5V

At any frequency of interest LT force open loop and VM is esentially 0\ VP = VG1 since VIN+ and Ref are co

Therefore: Aol = VOA/VG1



图 9.27: INA152 Aol 测试电路概念



图 9.28: TINA Spice INA152 Aol 测试电路

图 9.29 说明了根据 TINA Spice 仿真获得的 INA 152 详细 Aol 曲线。请注意: Aol 曲线中在 1MHz 时存在第二 个极点,在基于 Aol 相位曲线的频率之外存在某些更高阶的极点,其在 1MHz 之外表现出比每十倍频程 -45 度更陡的斜率。



图 9.29: INA152 Aol TINA Spice 结果

由于我们已知道 INA152 是一款 CMOS RRO 差动放大器,因此,除了 Aol 曲线,还需要 Zo 进行稳定性分析。在 图 9.30 中建立一个 Zo 测试电路概念。与图 9.28 的 Aol 测试电路相似,我们可以利用所示的 LT 与电路连接强迫 INA152 的内部运算放大器在任何相关 AC 频率进入开路状态。我们现在将采用设为 1Apk 的 AC 电流电源驱动输 出,同时直接根据 VOA 的电压测量 Zo。



图 9.30: INA152 Zo 测试电路概念

我们在图 9.31 中建立了 TINA Spice INA152 Zo 测试电路。快速 DC 分析表明我们可以得到 INA152 的正确 DC 工作点。最好在利用 Spice 进行 AC 分析之前先执行 DC 分析,以便确定电路在任何电源轨下都不饱和,电源轨可能会造成错误 AC 分析结果。



图 9.31: INA152 Zo TINA 测试电路



图 9.32: INA152 TINA Zo 曲线

图 9.32 的 TINA Zo 测试结果显示了 Zo 的典型 CMOS RRO 响应。我们可以看到在 fz=76.17Hz 时出现一个零 点,在 fp=4.05Hz 时出现一个极点。



图 9.33: INA152 Tina Ro 测量

我们在图 9.33 中根据由 TINA Spice 创建的 Zo 曲线测量 Ro。Ro = 1.45k 欧姆。

我们从测量的 Zo 图可以获得 Ro、fz 以及 fp。我们利用这些资料可以创建 INA152 的等效 Zo 模型, 如图 9.34 所示。



图 9.34: INA152 Zo 模型

我们可以利用 TINA Spice 仿真器快速检测等效 Zo 模型与实际 INA152 Zo 相比的准确性。等效 Zo 模型结果如图 9.36 所示,并与图 9.35 作了相关对比。由此可见,等效 Zo 模型非常接近,因此可以继续进行稳定性分析。



图 9.35: Zo 等效模型与 INA152 Zo 对比



图 9.36: TINA 图: INA152 等效 Zo 模型

现在我们可利用 Zo 等效模型分析负载电容 CL 对 INA152 输出的影响。从 Aol 曲线中,我们可以看到在 CL=10. 98kHz 时造成的附加极点(如图 9.37 所示)。



我们在图 9.38 中在 INA152 的等效 Zo 模型中添加 CL(CL=10nF)。



图 9.38: 用于分析 fp2 的 TINA 电路

从图 9.39 我们可以看出模拟结果中 fp2 位于 11.01kHz,其非常接近我们预测的 10.98kHz,因此可以继续分析。



图 9.39: Zo 与 CL=10nF 时的 fp2 图



图 9.40: CL=10nF 时, Aol 修正曲线的 TINA 电路图

现在我们可以对 CL=10nF 的实际 INA152 进行 TINA 模拟,并使用图 9.40 的电路将其与预测响应进行对比。

图 9.41 的 TINA 模拟结果显示了 INA152 运算放大器原始 Aol 在 3.4Hz (fp1) 时造成的低频极点以及 Zo 与 CL =10nF 在 fp2=11.02kHz 时产生的第二个极点。请记住,我们曾经根据一阶分析预测 fp2=10.9kHz,并根据 CL=10n F 的等效 Zo 模型预测 fp2=11.01kHz。



图 9.41: CL=10nF 的 Aol 修正曲线的 TINA 图



图 9.42: 输出引脚补偿: CMOS RRO

我们在图 9.42 中确定用于 CMOS RRO 运算放大器的输出引脚补偿方法。此方法的图形与适用于双极性发射极跟随 器运算放大器的输出引脚补偿方法的图形非常类似。我们首先利用由 Zo 与 CL 造成的极点 fp2 修正运算放大器的 最初 Aol 曲线(见图 9.41)。一旦创建了该曲线(修正 Aol, CL=10nF),我们就可以绘制从 CL=10nF 的 Aol 修 正曲线与 0dB 交叉点开始的第二条曲线(最终修正 Aol)。从上述起点我们按照每十倍频程 -20dB 的斜率画到比 CL=10nF 的 Aol 修正曲线的 0dB 交点低一个十倍频程的点(100kHz)。我们在 fzc1 极点将斜率修改为每十倍频程为 -40dB。我们在 fpc2 极点与原始 INA152 Aol 曲线相交。通过使极点和零点相互保持在一个十倍频程内以保持环路 增益相位在环路增益带宽范围不低于 45 度,这样上述建议的最终 Aol 修正曲线符合我们所有经验标准。另外,我们 建议的最终 Aol 曲线修正还满足在 fcl 极点闭合速率为每十倍频程 20dB 的一阶稳定性标准。

图 9.43 详细说明基于 Zo 及 Slide 47 的预期最终 Aol 修正曲线的公式。此外,我们注意到在 CCO 短路时由于 R CO 与 CL 相交造成的另一个高频极点。



图 9.43: 输出引脚补偿公式: CMOS RRO

我们在图 9.44 中建立一个 TINA Spice 电路,用于证明可以预测 Zo、CCO、RCO 及 CL 对 Aol 曲线所产生的影响的公式。



图 9.44: 预测 Zo、CCO、RCO 与 CL 造成的 Aol 修正影响的 TINA 电路



图 9.45: Zo、CCO、RCO 及 CL 造成的 Aol 修正影响

我们从图 9.45 可以看出模拟结果,用于检查针对 Zo、CCO、RCO 与 CL 的 Aol 修正公式。预测的 fpc2=1kHz, 实际 fpc2=1.23kHz;预测的 fzc2=10kHz,实际 fzc2=10.25kHz;预测的 fpc3=106kHz,实际 fpc3=105.80kHz。根 据我们的等效 Zo 模型,我们的预测非常接近模拟结果。

根据图 9.43 的分析及相关模拟证明,我们可以创建如图 9.46 所示的最终 Aol 修正预测。最终闭环响应 Vout/Vin 预计为平直曲线,直到环路增益在 fcl 位置达到零点,此时预计其遵循所示的 Aol 修正曲线。



图 9.46: 最终 Aol 修正预测

图 9.47 为采用最终输出引脚补偿的 AC 稳定性测试电路。最终可以产生由于输出引脚补偿与 CL 造成的 Aol 修正曲 线。



图 9.47: AC 稳定性电路: 输出引脚补偿

图 9.48 说明采用输出引脚补偿方法的最终 Aol 修正结果,其符合图 9.46 所示的一阶预测。



图 9.48: AC 稳定性图: 输出引脚补偿

我们将采用图 9.49 的电路进行基于最终输出引脚补偿的瞬态稳定性测试。



图 9.49: 瞬态稳定性测试: 输出引脚补偿

图 9.50 的瞬态稳定性测试结果证明我们确实已经正确地为用于 CMOS RRO 差动放大器的输出引脚补偿方法选择 了合理的补偿值。



图 9.50: 瞬态稳定性结果: 输出引脚补偿



图 9.51: Vout/Vin AC 响应电路: 输出引脚补偿

我们可以从图 9.52 看出针对由输出引脚补偿方法补偿之后的 INA152 电路的 Vout/Vin AC 闭环响应。图 9.46 的 对比说明我们的预测响应符合模拟结果,闭环响应图从稍高于 35kHz 之处开始倾斜。



图 9.52: Vout/Vin AC 响应: 输出引脚补偿

我们在图 9.53 中返回到最初的 CMOS RRO 应用并在 INA152 中增加输出引脚补偿,另外关闭整个环路,以便利用瞬态稳定性测试来检查稳定性。



图 9.53: 可编程电源: 输出引脚补偿

图 9.54 表明,通过利用输出引脚补偿方法消除 INA152 输出的电容负载不稳定性,我们可以实现稳定的可编程电源。



图 9.54: 可编程电源: 基于输出引脚补偿的瞬态稳定性测试

钽电容器简介

在电容器值超过约 1uF 情况下,往往采用钽电容器,因为其具有较高的电容值及相对较小的尺寸。钽电容器并非纯粹的电容。它们还具有 ESR 或电阻元件及较低的寄生电感与阻抗(参见图 9.55)。除电容之外,它最重要的组件是

ESR。在采用输出引脚补偿方法实现稳定性时,应当确保 ESR 小于 RCO/10,以保证 RCO 是主导电阻,从而设定 Aol 修正曲线的零点。



图 9.55: 钽电容器与输出引脚补偿说明

作者: Tim Green,德州仪器(TI)线性应用工程经理

关于作者:

Tim Green 于 1981 年毕业于亚利桑那大学 (University of Arizona) 并获得电子工程学士学位。他是一名杰出的模 拟与混合信号板级 / 系统级设计工程师,拥有长达 24 年之久的丰富经验,其涉及的工作领域包括无刷马达控制、飞 机喷气发动机控制、导弹系统、功率运算放大器、数据采集系统及 CCD 相机等。最近,Tim 还从事了有关模拟与混 合信号半导体战略营销方面的工作。他现任亚利桑那州图森市 TI 公司的线性应用工程经理。