

Analysis and Restraining Solutions of Voltage and Current Spikes of the High Power BUCK Converter

YANG Shi-yan , HAN Ming-wu , KONG Zhi-guo
(Harbin Institute of Technology , Harbin 150001 , China)

Abstract: In high-power Buck converters , the circuit is in high switching mode. Since the distributed stray parameters of the lead and non-ideal performance of the devices , very high voltage and/or current spike appear on the switches , which reduced the reliability of the circuits. This paper analyzed the reasons of the two kinds of spike produced and their harm and proposed several RCL snubber circuits. The analysis and design methods of each parameter in the circuits are presented accordingly. The results of simulation and practical application prove that the snubber circuits have fine soft-switch effect and strong restraint function to the spikes.

Key words: high-power converter ; BUCK converter ; voltage spike ; current spike
EEACC: 1290B ; 8360

大功率 BUCK 变换器电压电流尖峰的分析及抑制措施

杨世彦 , 韩明武 , 孔治国
(哈尔滨工业大学, 哈尔滨 150001)

摘要:在大功率 Buck 变换器中电路工作于高频开关状态,由于实际线路的寄生参数和器件的非理想特性的影响,开关器件两端会出现过高的电压和电流尖峰,严重地降低了电路的可靠性。本文详细分析了两种尖峰产生的原因和危害,有针对性地提出了几种 RCL 缓冲电路,并给出了电路各参数的分析和设计方法。仿真和使用结果证明了该缓冲电路具有良好的软开关效果,对于主开关管的电压尖峰和电流尖峰具有较强的抑制作用。

关键词:大功率变换器; BUCK 变换器; 电压尖峰; 电流尖峰

中图分类号: TN406; TN911.9 **文献标识码:** A **文章编号:** 1005 - 9490(2004)02 - 0257 - 04

在大功率开关变换电路中,由于体积比较大,引线较长,致使杂散电感较大,并且在快速开关变换过程中,电流的变化率很大,形成很大的电压尖峰,使开关器件承受很大的电压应力。这种现象在大功率 BUCK 变换器中尤为突出^[1]。在开关管开通瞬间,主开关管和处于反向恢复过程的续流二极管有瞬间的直通现象,产生很大的冲击电流,从而容易导致器件的电击穿及热损坏^[2]。针对这些问题,文中给出了几种简单有效的解决措施。

1 主开关管关断瞬间的电压尖峰

1.1 电压尖峰产生原因分析

如图 1 所示,在实际电路连线中,由于工艺的




图 1 电路原理图

关系,电路的输入回路至开关管 V 的集电极和发射极之间的导线上存在一定的杂散电感,等效于图 1 中的 L_S 。在 V 导通时,输入电流 i_1 经过 L_S ,产生一个感应电压 U_{L_S} ,极性为左正右负。 V 关断期间,电流将迅速减小至零,导致产生很大的 di/dt , L_S 上

收稿日期: 2003 - 10 - 30

作者简介: 杨世彦(1861 -) ,男,博士,教授,研究方向为大功率电能开关变换控制及应用技术, syyang@hit.edu.cn.

产生很高的 U_{LS} , 极性变为左负右正, 加在 V 的集电极和发射极上, 致使 V 管两端产生很高的电压尖峰。

$$u_{ce} = U_i + L_s \frac{di_i}{dt} \quad (1)$$

由式(1)可以看出, 由于 L_s 的存在, 在输入电流一定的情况下, 开关管 V 的关断速度越快, 或者开关管的关断速度一定的情况下, 输入电流越大, 电压尖峰越大。

显然 L_s 限制了电源功率等级和开关频率的进一步提高。由此产生的电压尖峰对开关管 V 危害很大, 它会使 V 的关断损耗增加, 整机效率降低, 加大传导噪声 (EMI), 甚至损坏开关管, 因此必须消除^[3]。

1.2 抑制措施

为了减小 L_s , 对连接线进行“短”“粗”“直”方式的处理, 但由于空间和总体布局的限制, 光靠接线是不能消除电压尖峰的影响, 所以采取以下措施。

1.2.1 在直流母线侧并联吸收电容

如图 1, 在输入端靠近开关管的直流母线上并联一个电容 C_z , 对抑制开关管两端电压尖峰有一定的效果。分析如图 2 所示。




图 2 开关管关断时输入回路的等效电路

假定开关管 V 关断时刻, 输入电流 (电感 L_s 的电流) 为 I_i , 电容 C_z 上的初始电压为 U_i , 关断后, 输入回路的等效电路如图 2 所示。则有

$$U_i = L_s \frac{di_i}{dt} + u_z \quad (2)$$

$$i_i = C_z \frac{du_z}{dt} \quad (3)$$

求解式(2)、式(3)并考虑到初值, 可得

$$u_z = U_i + \sqrt{\frac{L_s}{C_z}} I_i \sin\left(\frac{t}{\sqrt{L_s C_z}}\right) \quad (4)$$

显然, 式(4)的最大值为

$$u_{zmax} = U_i + \sqrt{\frac{L_s}{C_z}} I_i \quad (5)$$

由式(5)可见, 在杂散电感 L_s 存在的情况下, 如果不采取任何措施, 例如不加缓冲电容 C_z (相当于 $C_z = 0$), 则 u_{zmax} (理想情况), 容易产生很大的电压尖峰, 这与上面的分析是一致的。在其它条件一定的情况下, 输入电流 I_i 越大, u_{zmax} 越大, 即电压尖峰问题容易在大功率、大电流电路中出现, 这与经验常识也是一致的。当并入一个电容 C_z 以后,

情况得到了改善, 由式(5)可见, C_z 越大, $\sqrt{\frac{L_s}{C_z}} I_i$ 越小, 对电压尖峰的抑制效果越明显。考虑到成本问题, C_z 也不是越大越好。 L_s 的精确数值通常是不知道的, C_z 的取值通常要通过实验来选取。在选择电容 C_z 时, 要选择高频特性好的无感电容。

1.2.2 开关管两端加缓冲电路

如图 1 所示, 在开关管两端加缓冲电路 (由 VD_1 、 R_1 、 C_1 构成), 对于吸收开关管两端的电压尖峰也有比较好的效果。缓冲电路的原理如图 3 所示。




图 3 缓冲电路原理

由于工艺的关系, 主电路的直流输入端和开关管的集电极之间存在杂散电感 L_{s1} , 发射极和主续流二极管之间有杂散电感 L_{s2} 。当开关管关断瞬间, 输入电流通过 L_{s1} 、 VD_1 、 C_1 、 L_{s2} 和 U_i 构成续流回路。开关管关断瞬间, 输入电流为 I_i , 缓冲电容 C_1 的电压为 0。根据图 3 的电路有:

$$U_i = L_{s1} \frac{di_i}{dt} + u_T + L_{s2} \frac{di_i}{dt} \quad (6)$$

$$i_i = C_1 \frac{du_T}{dt} \quad (7)$$

可以求得:

$$u_T = U_i + \sqrt{Z^2 I_i^2 + U_i^2} \cdot \sin\left(t - \arctan \frac{U_i}{\sqrt{Z^2 I_i^2 + U_i^2}}\right) \quad (8)$$

式中

$$Z = \frac{\sqrt{L_{s1} + L_{s2}}}{C_1} = \frac{1}{\sqrt{(L_{s1} + L_{s2}) C_1}}$$

由式(8)可知缓冲电容电压(开关管关断时承受的电压)的最大值为:

$$u_{Tmax} = U_i + \sqrt{\frac{L_{S1} + L_{S2}}{C_1} I_i^2 + U_i^2} \quad (9)$$

由式(9)可见,在大功率 BUCK 电路中如果布线不当,杂散电感 L_{S1} 、 L_{S2} 比较大且不采取缓冲措施(相当于 $C_1 = 0$)的话,开关管两端要承受很高的电压尖峰(u_{Tmax})。反之,缓冲电容 C_1 取值越大, u_{Tmax} 越小,越有助于电压尖峰的吸收。

当开关管开通时, C_1 、 R_1 和开关管 V 构成放电回路(如图 3 所示),缓冲电容 C_1 中存储的电压尖峰的能量在 R_1 中消耗掉。

设流过开关管 V 的缓冲电容最大放电电流为 I_{Tmax} ,放电时间为 t ,电阻 R_1 消耗的功率为 P ,开关管 V 的开关频率为 f 。忽略 V 的开通压降,显然有:

$$I_{Tmax} = \frac{u_{Tmax}}{R_1} \quad (10)$$

$$2 R_1 C_1 \quad (11)$$

$$P = \frac{1}{2} f C_1 u_{Tmax}^2 \quad (12)$$

从上面三式可看出,从开关管的安全工作来考虑,希望 I_{Tmax} 越小越好, R_1 值要取大一些。但 R_1 过大会造成放电时间 t 过长,不利于开关管工作。同样, C_1 也不能取值过大,否则 t 太长,并且 R_1 的功耗太大,影响效率。

可见缓冲电路中 R_1 、 C_1 的取值既不是越大越好,也不是越小越好,需要根据电路的实际情况仔细选择。注意 R_1 、 C_1 要选择高频特性好的无感电阻和无感电容, VD_1 选择快恢复二极管。

2 主续流二极管的反向恢复问题

续流二极管的反向恢复问题是功率开关电源中比较严重的问题。在 BUCK 变换器中,由于反向恢复过程的影响,当开关管导通时,电源输入端通过开关管和续流二极管对地相当于瞬时直通。此时开关管流过很大的电流尖峰,如图 4 所示。

该电流尖峰使开关管的开通损耗变大,极易损坏开关管,应予以克服^[4]。BUCK 变换器可采用图 5 所示的电路解决反向恢复问题^[5]。

开关管 V 开通以后, L_A 的电流线性上升, VD_M 的电流线性下降至 0,属自然截止,不存在反向恢




图 4 反向恢复过程引起电流尖峰




图 5 解决反向恢复问题的一种电路复问题。

3 实验结果与分析

作者为成都三利亚中瓷有限公司研制一种金属材料表面处理用的大功率电源,单元主电路为 BUCK 变换器,综合采用上述抑制电压尖峰和反向恢复问题的措施,样机单元主电路结构如图 6 所示。





图 6 主电路结构


主电路直流输入电压为 513 V,输出电压 0 ~ 450 V,输出电流 0 ~ 250 A 可调(一个单元),开关频率 20 kHz。

图 7(a) 为当输出电流为 100 A,占空比为 0.45 时开关管两端的电压波形。图 7(b) 该条件下开关管电流的波形。

从实验波形可看出,当开关管关断时,管两端除了有少许震荡以外,没有电压尖峰。开关管开通时,流过开关管的电流也有一定的震荡现象,但没有反向恢复过程引起的冲击电流(该电流信号在分



t:10 µs/ 格
(a)



t:10 µs/ 格
(b)

图 7 实验波形

流器上测得,信号幅度比较小,有一定的干扰)。

4 结 论

在大功率 BUCK 变换器中,导线上的杂散电感是产生电压尖峰的主要原因,主续流二极管的反向恢复过程是产生电流尖峰的重要原因。解决上述问题,除了应注意安排好布线工艺之外,还可以采用文中给出的几种应对措施,样机实验表明,这些措施是有效的。

参考文献:

[1] Sato Y, Kataoka T. An analysis of voltage spike clamping circuits for current type PWM power converters[A]. In: Power Electronics Specialists Conference, 1988. PESC '88 Record[C]. 19th Annual IEEE, 11 - 14 April 1988, 2:813 - 819.

[2] 林涓勋. 电力电子技术基础[M]. 北京:机械工业出版社,1990.

[3] 魏晓斌. BUCK 变换器中的电压尖峰问题[M]. 电力电子技术,1997(2).

[4] Rahimo M T., Shamma N Y A. Freewheeling diode reverse - recovery failure modes in IGBT applications. Industry Applications[J]. IEEE Transactions on, 2001, 37(2) : 661 - 670.

[5] 丁道宏. 电力电子技术[M]. 北京:航空工业出版社, 1999.

(上接第 289 页)

闲。由于上/下型布置的输入管脚只位于水平通道中,到逻辑块的这样的空闲连接很少,降低了面积有效性。

3 结 论

本文通过 CAD 实验对 FPGA 逻辑块的管脚分布进行了研究,假定的 FPGA 结构细节非常接近商用 FPGA 器件结构,因此得出的结论有一定的商业价值。实验结果表明,不管是正方形还是矩形 FPGA,四周型分布均能获得比上下型分布更好的布线面积,且四周型分布的正方形 FPGA 有最好的面积有效性。我们还发现,对于列数/行数位于 1.5 和 3.5 之间的矩形 FPGA,上下型分布能够获得近似于四周型分布的面积有效性。

参考文献:

[1] Betz V and Rose J. Directional bias and nonuniformity in FPGA global routing architectures[C]. In: IEEE/ ACM Ir

ternational Conference on Computer Aided Design, 1996, 652 - 659.

[2] Betz V and Rose J. Effect of the prefabricated routing track distribution on FPGA area efficiency [J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 1998, 445 - 456.

[3] Rose J, Francis R J, Lewis D and Chow P. Architecture of Programmable Gate Arrays: The Effect of Logic Block Functionality on Area Efficiency[J]. IEEE Journal of Solid State Circuits, 1990, 25(5) :1217 - 1225.

[4] Xilinx Inc. The Programmable Logic Data Book[S]. 1994.

[5] AT & T Inc. ORCA Datasheet[S]. 1994.

[6] Altera Inc. Data Book[S]. 1993.

[7] 高海霞,杨银堂等. FPGA 开关块拓扑的评估[J]. 西安电子科技大学学报(自然科学版), 2003, 30(6) :752 - 755.

[8] Actel Inc. FPGA Data Book and Design Guide[S]. 1994.

[9] Yang S. Logic Synthesis and Optimization Benchmarks[R]. Version 3.0, Tech. Report, Microelectronics Centre of North Carolina, 1991.